TRÊN
50 NGÀN
BẢN ĐƯỢC
BÁN HẾT

Kỹ sư ĐỨC MINH

HỌC VÀ LÀM VIỆC VỚI CÔNG NGHỆ ĐIỆN TỬ KỸ THUẬT SỐ





Nhà xuất bản Thanh Niên



KS. ĐỨC MINH

HỌC VÀ LÀM VIỆC VỚI CÔNG NGHỆ ĐIỆN TỬ KỸ THUẬT SỐ

NHÀ XUẤT BẢN THANH NIÊN

NHÀ XUẤT BẢN THANH NIÊN
62 Bà Triệu – Hà Nội – ĐT: (84.04) 38229413
Fax: 04.39436024. Email: nxbthanhnien@vnn.vn
Chi nhánh: 270 Nguyễn Đình Chiểu Q3 TP.Hồ Chí Minh
ĐT: (08) 32907317 -Fax: (08) 39305243

HỌC VÀ LÀM TỐT CÔNG NGHỆ ĐIỆN TỬ KỸ THUẬT SỐ

Đức Minh

Chịu trách nhiệm xuất bản/ : **MAI THỜI CHÍNH**
Biên tập/ : **NGUYỄN SƠN**
Bìa : **Hoạ sỹ ĐỖ DUY NGỌC**
Sửa bản in: **TÁC GIẢ**

In 1000 cuốn, khổ 14,5 x 20,5 cm tại Cty Cổ phần in Bến Tre
Giấy ĐKKHXB số: **293-2010/CXB/ 172-09/TN**
Số quyết định Xuất bản số: 16/CN/TN
In xong và nộp lưu chiểu tháng 05 năm 2010

MỤC LỤC

LESSON
1

Introduction to Op Amps

LEARNING OBJECTIVES

Upon completing this introductory chapter on op amps, you will be able to:

- ❑ Understand why analog circuitry using op amps is still required in computer-based systems.
- ❑ Draw the circuit symbol for a general-purpose op amp such as the 741 and show the pin numbers for each terminal.
- ❑ Name and identify at least three types of package styles that house a general-purpose op amp.
- ❑ Identify the manufacturer, op amp, and package style from the PIN.
- ❑ Correctly place an order for an op amp.
- ❑ Identify the pins of an op amp from the top or bottom view.
- ❑ Identify the power supply common on a circuit schematic, and slate why you must do so.
- ❑ Breadboard an op amp circuit.

MỤC ĐÍCH YÊU CẦU VÀ BỐ CỤC

Khi nắm vững các nội dung thông tin nhập môn về Op Amps bạn sẽ có thể:

- ❑ *Tìm hiểu và hiểu được lý do tại sao mạch tương tự sử*

dụng Op Amps hiện vẫn còn cần thiết trong các hệ thống thiết kế trên nền máy tính.

- *Vẽ các ký hiệu mạch dùng cho Op Amps đa mục đích chẳng hạn như 741 và biểu thị các số pin của mỗi một cực.*
- *Nêu tên và nhận biết ít nhất 3 kiểu linh kiện có chứa một Op Amps mục đích chung.*
- *Nhận biết nhà sản xuất, Op Amps, và các linh kiện từ pin.*
- *Thứ tự cấp bậc cho các Op Amps.*
- *Nhận biết các pin của một Op Amps từ khảo sát mặt trên hoặc mặt dưới.*
- *Nhận biết nguồn điện chung trên một sơ đồ mạch, phát biểu lý do tại sao bạn thực hiện điều này.*
- *Vẽ một bảng mạch Op Amp.*

INTRODUCTION

One of the most versatile and widely used electronic devices in linear applications is the operational amplifier, most often referred to as the op amp. Op amps are popular because they are low in cost, easy to use, and fun to work with. They allow you to build useful circuits without needing to know about their complex internal circuitry. Op amps are usually very forgiving of wiring errors because of their self-protecting internal circuitry.

The word *operational* in operational amplifiers originally stood for mathematical operations. Early op amps were used in circuits that could add, subtract, multiply, and even solve differential equations. These operations have given way to digital computers because of their speed, accuracy, and versatility. However, digital computers were not the demise of the op amp.

Topic 1

IS THERE STILL A NEED FOR ANALOG CIRCUITRY?

1. Analog and Digital Systems

You often hear an expression similar to "It is a digital world." This usually is followed by a statement such as "Is there a reason for studying analog circuitry, including op amps and other linear integrated circuits, when so many applications use a computer?" It is true that more and more functions are being done and problems are being solved by microcomputers, microcontrollers, or digital signal processing chips and systems today than ever before. This trend of going digital will continue at an even faster pace because software packages are better and easier to use, computers are faster and more accurate, and data can be stored and transferred over networks. However, as more digital systems are created for data acquisition and process control, more interface circuits using op amps and other linear integrated circuits are also required. These integrated systems now require designers to understand the principles of both the analog and the digital world in order to obtain the best performance of a system at a reasonable cost.

In the past, op amps were studied as separate entities and entire analog systems were developed using only analog circuitry. In some specialized real-time applications, this is still true but most systems that find their way to the marketplace are a combination of analog and digital. A typical data acquisition system block diagram is shown in




FIGURE 1-1 Typical data acquisition block diagram.

Fig. 1-1. It uses a sensor to convert a physical parameter (such as temperature, pressure, or flow) into an electrical parameter (such as voltage, current, or resistance). Unfortunately, sensors rarely produce an output whose electrical parameter or value is suitable for direct input into the computer through an analog-to-digital (A/D) converter. Thus an input interface circuit using op amps or other linear ICs is needed to condition the signal for the computer's A/D. Similarly, at the computer's output another analog circuit is needed to interface and isolate the computer's low voltage from a high-voltage ac or do load. This text is designed to show applications of op amps and other linear integrated circuits in these combined analog and digital systems.

2. Op Amp Development

Op amps are designed using a wide variety of fabrication techniques. Originally they contained only bipolar transistors, but now there are a host of devices that use field-effect transistors within the op amp. Junction field-effect transistors at the input draw very small currents and allow the input voltages to be varied between the power supply limits. MOS transistors in the output circuitry allow the output terminal to go within millivolts of the power supply limits.

Op amps designed with bipolar inputs and complementary MOS outputs, appropriately named BiMOS, are faster and have a higher frequency response than the generalpurpose op amps. Manufacturers have also designed dual (2) and quad (4) op amp packages. Hence, the package that once housed a single op amp can now contain two or four op amps. In the quad package, all four op amps share the same power supply and ground pins.

3. Op Amps Become Specialized

Inevitably, general-purpose op amps were redesigned to optimize or add certain features. Special function ICs that contain more than a single op amp were then developed to perform complex functions.

You need only to look at linear data books to appreciate their variety. Only a few examples are

1. High current and/or high voltage capability
2. Sonar send/receive modules
3. Multiplexed amplifiers
4. Programmable gain amplifiers
5. Automotive instrumentation and control
6. Communication ICs
7. Radio/audio/video ICs
8. Electrometer ICs for very high input impedance circuits
9. ICs that operate from a single supply
10. ICs that operate from rail to rail

General-purpose op amps will be around for a long time. However, more complex integrated circuits on a single chip are being developed. These devices combine analog with digi-

tal circuitry. In fact, with improved very large scale integrated (VLSI) technology, entire systems are being fabricated on a single large chip.

A single-chip computer is today's reality. A single-chip TV set will happen eventually. Before learning how to use op amps, it is wise to learn what they look like and how to buy them. As previously stated, the op amp's greatest use will be as a part in a system that interfaces the real world of analog voltage with the digital world of the computer, as will be shown throughout this text. If you want to understand the system, you must understand the workings of one of its most important components.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Analog Circuitry: *mạch tương tự*
- Analog and Digital Systems: *Hệ thống mạch tương tự và kỹ thuật số.*
- Op Amp Development: *Sự phát triển các Op Amp.*
- Op Amps Become Specialized: *Các Op Amp trở nên được chuyên biệt hóa.*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

1. Hệ thống mạch tương tự và kỹ thuật số.

Trong quá khứ các Op Amp được nghiên cứu dưới hình thức là các đối tượng riêng biệt và toàn bộ các hệ thống tương tự được phát triển bằng cách chỉ sử dụng các mạch tương tự. Trong một vài ứng dụng chuyên nghiệp thực tế, thì điều này vẫn còn đúng nhưng hầu hết các

hệ thống hiện nay tìm thấy trên thị trường đều là tổ hợp của hệ thống tương tự và kỹ thuật số. Sơ đồ khối của hệ thống kết hợp dữ liệu tiêu biểu được minh họa trong hình vẽ dưới đây:

Hình 1.1. Nó sử dụng một bộ cảm biến để biến đổi một tham số vật lý (chẳng hạn như nhiệt độ, áp suất hoặc dòng) thành tham số điện (chẳng hạn như điện áp, cường độ dòng điện hoặc điện trở). Không may, các bộ cảm biến hiếm khi tạo nên được một đầu ra mà tham số điện hoặc giá trị của nó đã phù hợp để điều khiển đầu vào máy tính thông qua một bộ biến đổi tương tự sang-kỹ thuật số (A/D). Như thế thì một mạch giao diện đầu vào sử dụng các Op Amp hoặc các IC tuyến tính khác là cần thiết cho điều kiện tín hiệu của A/D trong máy tính. Tương tự như vậy, tại đầu ra của máy tính có một mạch tương tự khác cần thiết để giao tiếp và cô lập điện áp thấp của máy tính từ một điện áp xoay chiều cao hoặc tải một kiểu cắm. Cách này biểu thị các ứng dụng của các Op Amp và các mạch tích hợp tuyến tính khác trong các hệ thống tương tự và kỹ thuật số được kết hợp này.

2. Sự phát triển các Op Amp.

Các Op Amp được thiết kế bằng cách sử dụng các kỹ thuật khác nhau. Ban đầu chúng chỉ được tìm thấy trong các transistor hai cực, nhưng ngày nay có nhiều thiết bị vốn sử dụng các transistor hiệu ứng trường bên trong Op Amp. Các transistor hiệu ứng trường nối nằm tại đầu vào sẽ rút ra được các dòng điện rất nhỏ và cho phép các điện áp đầu vào biến thiên giữa các giới hạn của công suất nguồn. Các transistor MOS trong các mạch đầu ra cho phép cực ra chỉ tồn tại điện áp trong vòng vài milivolt của nguồn điện.

Các Op Amp được thiết kế với các đầu vào hai cực và các đầu ra MOS bổ sung, chúng có tên là BiMOS, chúng hoạt động nhanh hơn và có các tuyến tần số cao hơn thường là các Op Amp có mục đích thông thường. Những nhà sản xuất thiết kế các gói linh kiện Op Amp lưỡng cực và bốn cực. Ở đây với linh kiện này một khi đã có chứa một Op Amp, thì bây giờ có thể chứa hai hoặc bốn Op Amp. Trong gói linh kiện khoán, tất cả bốn Op Amp chia sẻ nguồn điện giống nhau và các pin tiếp đất.

3. Các Op Amp trở nên được chuyên biệt hoá

Hiển nhiên mà các Op Amp đa mục đích được thiết kế lại để tối ưu hoá hoặc để bổ sung thêm một vài tính năng. Các IC có chức năng đặc biệt thường có chứa nhiều Op Amp vốn được phát triển để thực hiện các chức năng phức tạp. Bạn chỉ cần khảo sát các sổ tay dữ liệu tuyến tính thì hiểu được tính đa dạng của chúng. Dưới đây là một vài ví dụ:

1. *Công suất dòng điện và / hoặc điện cao và các*
2. *Các modules gởi, nhận định kỳ một thủy âm.*
3. *Các bộ khuyếch đại 3 lỗ (các bộ khuyếch đại dồn kênh)*
4. *Các bộ khuyếch đại có độ lợi có thể lập trình được.*
5. *Các công cụ tự động và điều khiển.*
6. *Các IC giao tiếp.*
7. *Các IC radio / audio / video.*
8. *Các IC điện kế dành cho các mạch có tổng trở đầu vào rất cao.*
9. *Các IC hoạt động từ một nguồn.*
10. *Các IC hoạt động từ rây này đến rây kia.*

Các Op Amp nhiều mục đích hiện nay vẫn còn được sử dụng trong khoảng thời gian dài. Tuy nhiên, ngày nay người ta đã phát triển nhiều mặt tích hợp hơn trên một chip. Những thiết bị này kết hợp các mặt tương tự với mặt kỹ thuật số. Thật ra thì với công nghệ tích hợp quy mô lớn được phát triển (VLSI) toàn bộ các hệ thống hiện nay được chế tạo chỉ trên một chip.

Máy tính một chip đã được hiện thực hoá ngày nay. Bộ ti vi một chip cũng đã được chế tạo. Trước khi học cách sử dụng Op Amp, chúng ta cần phải học biết bản chất của chúng cũng giống như cách mua chúng như đã trình bày trước đây. Công dụng lớn nhất của các Op Amp đó là chúng được xem như một phần trong hệ thống giao tiếp thế giới thực của điện áp công cụ với thế giới kỹ thuật số của máy tính. Điều này sẽ được trình bày trong toàn bộ quyển sách. Nếu bạn muốn tìm hiểu hệ thống, bạn phải hiểu được hoạt động của một trong số các linh kiện quan trọng nhất của nó.

Topic 2

GENERAL-PURPOSE OP AMP

1. Circuit Symbol and Terminals

The 741 op amp has been "around" for a number of years. However, it still is a great device to begin with because it is inexpensive, rugged, and easy to obtain. The op-amp symbol in Fig. 1-2 is a triangle that points in the direction of signal flow. This component has apart *identification number (PIN)* placed within the triangular symbol. The PIN refers to a particular op amp with specific characteristics. The 741C op amp illustrated here is a general-purpose op amp that is used throughout the book for illustrative purposes.




FIGURE 1-2 Circuit symbol for the general-purpose op amp. Pin numbering is for an 8-pin mini-DIP package.

The op amp may also be coded on a circuit schematic with a *reference designator* such as U7, IC14, and so on. Its PIN is then placed beside the reference designator in the parts list of the circuit schematic. All op amps have at least five terminals: (1) The positive power supply terminal V_{CC} or + V at pin 7, (2) the negative power supply terminal V_{EE} or - V at pin 4, (3) output pin 6, (4) the inverting (-) input terminal at pin 2, and (5) the noninverting (+) input terminal at pin 3. Some general-purpose op amps have additional specialized terminals. (The pins above refer to the 8-pin mini-DIP case discussed in the following section.)

2. Simplified Internal Circuitry of a General-Purpose Op Amp

General-purpose op amps are multistage systems. As shown in Fig. 1-3(a), the basic op amp consists of an input stage with two input terminals, an output stage with one output terminal, and an intermediate stage that connects the output signal of the input stage to the input terminal of the output stage.

Dc power is applied from a bipolar supply to the op amp's external power supply terminals and thus to each internal stage of the op amp. Depending on the application, input signals, $V_{(+)}$ and $V_{(-)}$ can be positive, negative, or zero. The resulting output voltage is measured across the load resistor R_L, which is connected between the op amp's output terminal and common. The output voltage, V_o, depends on the input signals and characteristics of the op amp.




FIGURE 1-3 (a) Simplified block diagram of a general-purpose operational amplifier with external connections; (b) external connections using the op amps circuit symbol.

3. Input Stage-Differential Amplifier

The input stage of the op amp in Fig. 1-3(a) is called a differential amplifier. It has very high input impedance as well as a large voltage gain. When input signals $V_{(+)}$ and $V_{(-)}$ are applied, the difference voltage, E_d, is amplified by this stage and appears as the output voltage V_o, (Examples of how E_d is calculated are given in Lesson 2.)




FIGURE 1-3 (b)

4. Intermediate Stage-Level Shifter

Signal voltage V_1 at the output of the differential amplifier is directly coupled to the input of the intermediate level shifter stage. This stage performs two functions. First, it shifts the dc voltage level at the output of the differential amplifier to a value required to bias the output stage. Second, this stage allows input signal V_1 to pass nearly unaltered and become the input signal V_2 for the output stage.

5. Output Stage-Push-Pull

The signal voltage V_2 at the output of the intermediate stage is coupled directly into the output stage. The most common output stage is a *pnp-npn* push-pull transistor configuration. Using a push-pull circuit as the final stage allows the op amp to have a very low output resistance. As shown in Figs. 1-3(a) and (b), load resistor R_L is connected between the output terminal and common to develop output voltage V_o.

This simplified model of the op amp in Fig. 1-3(a) presents the basic information on its internal architecture. The actual circuitry is more complicated, but the functions are similar.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Circuit Symbol and Terminals: *Ký hiệu mạch và các cực*
- Simplified Internal Circuitry of a General-Purpose Op Amp: *Mạch bên trong đã được đơn giản hoá của một Op Amp mục đích chung*
- Input Stage-Differential Amplifier: *Giai đoạn vào - Bộ khuếch đại vi sai*
- Intermediate Stage-Level Shifter: *Giai đoạn trung gian-Bộ dịch diễn cấp*
- Output Stage-Push-Pull: *Giai đoạn ra - Đẩy kéo (Push-Pull)*

Translate the sections 1, 2, 3, 4, 5 into Vietnamese - *Bài dịch các phần 1, 2, 3, 4, 5*

1. Ký hiệu mạch và các cực

Op Amp 741 đã thịnh hành trong nhiều năm. Tuy nhiên, hiện nay nó vẫn là một thiết bị có giá trị để bắt đầu học hỏi bởi vì nó không đắt tiền và dễ tìm. Ký hiệu Op Amp trong hình 1.2. là một tam giác mà các đỉnh nằm theo chiều của dòng điện. Linh kiện này có một con số ứng dụng biết phần (PIN) được đặt bên trong ký hiệu hình tam giác. PIN ám chỉ biến một Op Amp đặc biệt với các đặc trưng chuyên biệt. Op Amp 741C được minh hoạ ở đây là một Op Amp có mục đích chung sẽ được dùng trong suốt cuốn sách này cho mục đích minh họa.

Op Amp cũng có thể tạo mã trên một sơ đồ mạch với ký hiệu thiết kế tham chiếu chẳng hạn như U7, IC14, vv... Pin

của nó được đặt bên cạnh công cụ thiết kế tham chiếu trong các danh sách phần của sơ đồ mạch. Tất cả Op Amp đều có ít nhất 5 cực: (1) Cực cung cấp điện dương Vcc hoặc +V pin 7, (2) Cực cung cấp điện âm V_{EE} hoặc -V pin 4 (3) Đầu ra ở pin 6 (4) Cực đầu vào khả đảo (-) nằm tại pin 2 (5) Cực đầu vào không đảo mạch (+) nằm tại pin 3. Một số Op Amp có mục đích tổng quát cũng có các cực chuyên biệt hóa bổ sung. Các pin trên đây tham chiếu đến DIP 8 pin được thảo luận chi tiết trong phần sau đây.

2. Mạch bên trong đã được đơn giản hoá của một Op Amp mục đích chung

Các Op Amp có mục đích chung là các hệ thống nhiều giai đoạn. Như minh hoạ trong hình 1.3(a), Op Amp cơ bản bao gồm một giai đoạn vào với hai cực vào, một giai đoạn ra với một cực ra và một giai đoạn trung gian để nối kết tín hiệu ra của giai đoạn vào với cực vào của giai đoạn ra.

Công suất điện Dc được áp dụng từ một nguồn cung cấp lưỡng cực và các cực của nguồn công suất bên ngoài của Op Amp sau đó đến mỗi một giai bên trong của Op Amp. Phụ thuộc vào ứng dụng, các tín hiệu vào, $V_{(+)}$ và $V_{(-)}$ có thể là dương, âm, zero. Điện áp ra kết quả sẽ được đo giữa hai đầu của điện trở R_L được nối kết giữa cực ra của Op Amp và cực chung. Điện áp ra V_0 phụ thuộc các tín hiệu vào và các đặc trưng của Op Amp.

3. Giai đoạn vào - Bộ khuếch đại vi sai

Giai đoạn vào của Op Amp trong hình 1.3 (a) được gọi là một bộ khuếch đại vi sai. Nó có một tổng trở vào rất cao cũng như độ lợi điện áp rất lớn. Lúc tín hiệu vào $V_{(+)}$ và $V_{(-)}$ được áp vào, thì điện áp vi sai E_d được khuếch đại bởi

giai đoạn này xuất hiện là điện áp ra V_1. (Ví dụ về cách tính toán E_d sẽ được trình bày trong chương 2).

4. Giai đoạn trung gian- Bộ dịch diễn cấp

Điện áp tín hiệu V_1 tại đầu ra của bộ khuyếch đại vi sai sẽ được ghép trực tiếp với đầu vào của giai đoạn chuyển dời cấp trung gian. Giai đoạn này thực hiện hai chức năng. Trước tiên nó chuyển dời mức điện áp DC tại đầu ra của bộ khuếch đại vi sai sang một giá trị cần thiết cho thiên áp của giai đoạn ra. Thứ hai, giai đoạn này cho phép tín hiệu vào V_1 liền hầu như không thay đổi và trở nên tín hiệu vào V_2 giùm cho giai đoạn ra.

5. Giai đoạn ra - Đẩy kéo (Push-Pull)

Điện áp tín hiệu V_2 tại đầu ra của giai đoạn trung gian sẽ được ghép trực tiếp vào giai đoạn ra. Giai đoạn ra chung nhất là một transistor kiểu đẩy-kéo pnp-npn. Bằng việc sử dụng mạch đẩy-kéo làm giai đoạn sau cùng sẽ cho phép Op Amp có một điện trở đầu ra rất thấp. Như minh họa trong hình 1.3(a) và (b), điện trở R_L được mắc giữa cực ra và cực chung để phát triển điện áp ra V_o.

Mô hình đơn giản của Op Amp này được minh hoạ trong hình 1.3.(a) biểu thị thông tin cơ bản trên cấu trúc bên trong của nó. Mạch thực sự phức tạp hơn nhiều, nhưng các chức năng thì tương tự thôi.

Topic 3

PACKAGING AND PINOUTS

1. Packaging

The op amp is fabricated on a tiny silicon chip and packaged in a suitable case. Fine-gage wires connect the chip to external leads extending from a metal, plastic, or ceramic package. Common op amp packages are shown in Figs. 1-4(a) to (d).

The metal can package shown in Fig. 1-4(a) is available with 3, 5, 8, 10, and 12 leads. The silicon chip is bonded to the bottom metal sealing plane to expedite the dissipation of heat. In Fig. 1-4(a) the tab identifies pin 8, and the pins are numbered counterclockwise when you view the metal can from the top.

The popular 14-pin and 8-pin dual-in-line packages (DIPs) are shown in Figs. 1-4(b) and (c). Either plastic or ceramic cases are available. As viewed from the top, a notch or dot identifies pin 1 and terminals are numbered counterclockwise.

Complex integrated circuits involving many op amps and other ICs can now be fabricated on a single large chip or by interconnecting many chips and placing them in a single package. For ease of manufacture and assembly, pads replace the leads. The resulting structure is called surface-mounted technology (SMT), shown in Fig. 1-4(d). These packages provide a higher circuit density for a package of a given size. Additionally, SMTs have lower noise and improved frequency-response characteristics. SMT components are available in (1) *plastic lead chip carriers (PLCCs),*

(2) small outline integrated circuits (SOICs), and (3) *leadless ceramic chip carriers (LCCCs).*






FIGURE 1-4 The three most popular op amp packages are the metal can in (a) and the 14- and 8-pin dual-in-line packages in (b) and (c), respectively. For systems requiring high density, surface-mounted technology (SMT) packages are used as shown in (d).

2. Combining Symbol and Knout


Manufacturers are now combining the circuit symbol for an op amp together with the package view into a single drawing. For example, the four most common types of packages that house a 741 chip are shown in Fig. 1-4. Compare Figs. 1-5(a) and (d) to see that the numbering schemes are identical for an 8-pin can and an 8-pin DIP A notch or dot identifies pin 1 on the DIPS, and a tab identifies pin 8 on the TO-5 (or the similar TO-99) package. From a top view, the pin count proceeds counterclockwise.




(a) 8-lead metal can (TO-99), top view.



(b) 10-lead flatpack (TO-91), top view.



(c) 14-lead dual-in-line package (DIP, TO-116), top view.



(d) 8-lead mini-DIP top view.

FIGURE 1-5 Connection diagrams for typical op amp packages. The abbreviation NC stands for "no connection." That is, these pins have no internal connection, and the op amp's terminals can be used for spare junction terminals. Diagram (c) shows how four op amps can be configured in a single package. Not shown in (c) are the internal connections for +V and - V.

The final tasks in this lesson are to learn how to buy a specific type of op amp and to present advice on basic breadboarding techniques.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

Packaging: *Đóng gói*

Combining Symbol and Pinout: *Kết hợp ký hiệu và Pinout*

Translate the sections 1, 2, into Vietnamese - *Bài dịch các phần 1, 2*

1. Đóng gói

Op Amp được chế tạo trên một chip silicon rất nhỏ và được đóng gói trong một vỏ bọc phù hợp. Các dây nối chip với các đầu dẫn ra bên ngoài từ kim loại, nhựa, ceramic. Các gói Op Amp chung được minh hoạ trong hình 1.4(a) cho đến (d).

Kim loại cũng có thể được chế tạo thành gói linh kiện như hình 1-4 (1) và có sẵn với 3, 5, 8, 10 và 12 đầu dẫn. Trong hình 1-4 (a) chỉ định 8 pin và các pin được đánh số theo hướng ngược chiều quay kim đồng hồ lúc bạn xem vỏ kim loại từ trên xuống dưới.

Loại gói hai hàng 14 pin và 8 pin (DIP) được minh họa trong hình 1-4(b) và (c). Mỗi loại bằng nhựa hoặc sành sứ cũng có sẵn. Khi được xem từ bên trên, một nút hoặc một chấm chỉ cho biết pin 1 và các cực cũng được đánh số theo hướng ngược chiều quay kim đồng hồ.

Các mạch tích hợp bao gồm nhiều Op Amp và các IC khác cũng được chế tạo trên một chip lớn hoặc bằng cách nối tiếp nhiều chip và đặt chúng trong một gói linh kiện. Để dễ dàng chế tạo và lắp ghép, các đệm thay thế cho các đầu dẫn. Cấu trúc kết quả được gọi là công nghệ đúc bề mặt (SMT) như minh hoạ trong hình 1-4(d). Các gói này

cũng cung cấp một mật độ mạch cao hơn ứng với một kích thước đã được cho. Ngoài ra, SMT cũng có tiếng ồn thấp và các đặc trưng đáp tuyến tần số đã cải tiến. Các linh kiện SMT có sẵn ở dạng (1) các phần tử tải chip có đầu dẫn bằng nhựa (PLCC), (2) Các mặt tích hợp đầu ra nhỏ (SOIL) và các phần tử tải chip sành sứ có đầu ra (LCCC).

2. Kết hợp ký hiệu và Pinout

Các nhà sản xuất bây giờ đã kết hợp ký hiệu mạch dành cho một Op Amp cùng với gói linh kiện thành một bản vẽ. Ví dụ bốn kiểu linh kiện phổ biến nhất có chứa 741 chip được minh hoạ trong hình 1-4. Hãy so sánh với hình 1-5(a) và (d) để thấy rằng các các sơ đồ được đánh số đồng nhất cho một vỏ hộp 8 pin và một DIP 8 pin. Có một nút hoặc một dấu chấm thì cho biết pin số 1 trên các DIP và một tab cho biết pin 8 trên TO-5 (hoặc tương tự TO-99). Nếu xem từ trên xuống dưới, thì pin được đếm theo hướng ngược chiều quay của kim đồng hồ.

Công việc sau cùng trong chương này đó là học cách mua một Op Amp và cách tìm hiểu các kỹ thuật chế tạo bảng mạch cơ bản.

Topic 4

HOW TO IDENTIFY OR ORDER AN OP AMP

1. The Identification Code

Each type of op amp has a letter-number identification code. This code answers four questions:

1. What type of op amp is it? (Example: 741.)
2. Who made it? (Example: Analog Devices.)
3. How good is it? (Example: the guaranteed temperature range for operation.)
4. What kind of package houses the op amp chip? (Example: plastic DIP.)

Not all manufacturers use precisely the same code, but most use an identification code that consists of four parts written in the following order: (1) letter prefix, (2) circuit designator, (3) letter suffix, and (4) military specification code.

Letter prefix. The letter prefix code usually consists of two or three letters that identify the manufacturer. The following examples list some of the codes used by a manufacturer. You may wish to visit their Web site to obtain data sheets and application notes about a particular product. Their main Web site address is given.

Letter prefix	Manufacturer	Manufacturer's Web Site
AD/OP	Analog Devices	www.analog.com
INA/OPA	Burr-Brown	www.burr-brown.com
CD	Cirrus Logic	www.cirrus.com
LF/LT/LTC	Linear Technology	www.linear-tech.com
MAX	Maxim	www.maxim-ic.com
MC	Motorola	www.motorola.com
LF/LM/LMC/LMV	National Semiconductor	www.national.com
TL/TLC/TH/TM	Texas Instruments	www.ti.com

Circuit designation. The circuit designator consists of three to seven numbers and letters. They identify the type of op amp and its temperature range. For example:

324C

Part number ↗ ↖ "C" identifies commercial temperature range

The three *temperature-range codes* are as follows:

1. C: commercial, 0 to 70^{0}C
2. I: industrial, -25 to 85^{0}C
3. M: military, -55 to 125^{0}C


Letter suffix. A one- or two-letter suffix identifies the package style that houses the op amp chip. You need the package style to get the correct pin connections from the data sheet (see Appendix 1). Three of the most common package suffix codes are

Package code	Description
D	Plastic dual-in-line for surface mounting on a pc board
J	Ceramic dual-in-line
N, P	Plastic dual-in-line for insertion into sockets. (Leads extend through the top surface of a pc board and are soldered to the bottom surface.)

Military specification code. The military specification code is used only when the part is for high-reliability applications.

2. Order Number Example

A 741 general-purpose op amp would be completely identified in the following way:



COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

The Identification Code: *Mã định danh*

Order Number Example: *Ví dụ về số bậc thứ tự*

Translate the sections 1 into Vietnamese - *Bài dịch các phần 1*

1. Mã định danh

Mỗi kiểu Op Amp có một mã định danh mẫu tự - số. Mã này trả lời cho bốn câu hỏi sau đây:

1. *Op Amp thuộc kiểu gì? (xem ví dụ: 741)*
2. *Ai chế tạo ra nó? (xem ví dụ: Analog Devices(thiết bị tương tự))*

3. *Chất lượng như thế nào? (ví dụ: Miền nhiệt độ đảm bảo để hoạt động bằng bao nhiêu)*
4. *Kiểu gói linh kiện có chứa chip Op Amp là kiểu gì? (Ví dụ: Dip nhựa)*

Không phải tất cả các nhà sản xuất đều sử dụng mã giống nhau một cách chính xác, nhưng hầu hết trong họ đều sử dụng một mã định danh có chứa bốn phần được viết theo thứ tự sau đây:

***Tiền tố mẫu tự**: Mã tiền tố mẫu tự thường bao gồm hai hoặc ba mẫu tự để nhận biết nhà sản xuất. Ví dụ sau đây liệt kê một vài được một nhà sản xuất sử dụng. Bạn có thể tham quan website của họ để tìm các trang dữ liệu và các chú thích ứng dụng về các sản phẩm đặc biệt này. Địa chỉ web site chính được cho sau đây.*

***Thiết kế mạch**. Công cụ thiết kế mạch bao gồm 3 cho đến 7 số và mẫu tự. Chúng cho biết kiểu Op Amp và miền nhiệt độ của nó. Ví dụ:*

Ba mã của miền nhiệt độ *như sau:*

1. *C: Thương mại, 0 đến 70°C*
2. *I: Công nghiệp, -25 đến 85°C*
3. *M: quân sự, -55 đến 125°C*

***Hậu tố mẫu tự**: Một hậu tố bao gồm một hoặc hai mẫu tự cho biết kiểu của gói linh kiện có chứa chip của Op Amp. Bạn cần kiểu gói linh kiện để nhận được các nối kết pin chính xác từ trang dữ liệu. Ba mã hậu tố kiểu linh kiện phổ biến nhất là:*

***Mã đặc trưng quân sự:** Mã đặc trưng quân sự chỉ được dùng lúc một phần của nó dành cho các phần ứng dụng có độ tin cậy.*

Topic 5

SECOND SOURCES

Some op amps are so widely used that they are made by more than one manufacturer. This is called *second sourcing.* The company (Fairchild) who designed and made the original 741 contracted for licenses with other manufacturers to make 741s in exchange for a license to make op amps or other devices.

As time went on, the original 741 design was modified and improved by all manufacturers. The present 741 has evolved over several generations. Thus, if you order a 741 8-pin. DIP from a supplier, it may have been built by Texas Instruments (TL741), Analog Devices (AD741), National Semiconductor (LM741), or others. Therefore, always check the manufacturer's data sheets that correspond to the device you have. You will then have information on its exact performance and a key to the identification codes on the device.

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - *Bài dịch*

CÁC NGUỒN THỨ HAI

Một số Op Amp được dùng rộng rãi và chúng được nhiều nhà sản xuất chế tạo. Op Amp này được gọi là nguồn thứ hai. Ví dụ: Công ty Fairchild đã thiết kế và đã chế tạo 741 gốc sau đó ký hợp đồng với những nhà sản xuất khác để tạo ra các 741 qua đó làm các Op Amp và các thiết bị khác.

Khi thời gian qua đi bảng thiết kế 741 gốc đã được chỉnh sửa và được cải tiến do bởi nhiều nhà sản xuất. Hiện nay 741 đã được phát triển qua nhiều thế hệ. Như vậy nếu bạn đặt hàng 1 DIP 741 8 pin từ một nhà cung cấp, thì nó phải được chế tạo được Texas Instruments (TL741), Analog Devices (AD741) National Semicondutor (LM 741) nhà sản xuất khác. Do đó phải luôn luôn kiểm tra trang dữ liệu của nhà sản xuất tương ứng với thiết bị mà bạn đang có. Sau đó bạn có được thông tin về hoạt động chính xác và chìa khoá truy cập vào các mã định danh trên thiết bị.

Topic 5

BREADBOARDING OP AMP CIRCUITS

1. The Power Supply

Power supplies for general-purpose op amps are bipolar. As shown in Fig. 1-6(a), the typical commercially available power supply outputs ± 15V The common point between the + 15 V supply and -15V is called the power supply *common*. It is shown with a common symbol for two reasons. First, all voltage measurements are made with respect to this point. Second, the power supply common is usually wired to the third wire of the line cord that extends ground (usually from a water pipe in the basement) to the chassis containing the supply.

The schematic drawing of a portable supply is shown in Fig. 1-6(b). This is offered to reinforce the idea that a bipolar supply contains two separate power supplies connected in series aiding.


2. Breadboarding Suggestions

It should be possible to breadboard and test the performance of all circuits presented in this text. A few circuits require printed circuit board construction. Before we proceed to learn how to use an op amp, it is prudent to give some time-tested advice on breadboarding a circuit:

1. Do all wiring with power off.
2. Keep wiring and component leads as short as possible.
3. Wire the + V and - V supply leads first to the op amp. It is surprising how often this vital step is omitted.

4. Try to wire all ground leads to one tie point, the power supply common. This type of connection is called star *grounding*. Do not use a ground bus, because you may create a ground loop, thereby generating unwanted noise voltages.

5. Recheck the wiring before applying power to the op amp.



(a) Schematic of a commercial bipolar power supply.

(b) Power supply for portable operation.

FIGURE 1-6 Power supplies for general-purpose op amps must be bipolar.

6. Connect signal voltages to the circuit only after the op amp is powered.

7. Take all measurements with respect to common. For example, if a resistor is connected between two terminals of an IC, do not connect either a meter or an oscilloscope across the resistor; instead, measure the voltage on one side of the resistor with respect to common, then the voltage on the other side, and calculate the voltage across the resistor.

8. Avoid using ammeters, if possible. Measure the voltage as in step 7 and calculate current.

9. Disconnect the input signal before the do power is removed. Otherwise, the IC may be destroyed.

10. These ICs will stand much abuse. But *never:*

    a. Reverse the polarity of the power supplies

    b. Drive the op amp's input pins above or below the potentials at the + V and - V terminal, or

    c. Leave an input signal connected with no power on the IC.

11. If unwanted oscillations appear at the output and the circuit connections seem correct:

    a. Connect a 0.1-μF capacitor between the op amp's +V pin and ground and another 0.1-μF capacitor between the op amp's -V pin and ground.

    b. Shorten your leads, and

    c. Check the test instrument, signal generator, load, and power supply ground leads. They should come together at one point.

12. The same principles apply to all other linear ICs.

We now proceed to our first experience with an op amp.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- The Power Supply: *Nguồn điện*
- Breadboarding Suggestions: *Các đề nghị khi chế tạo bảng mạch.*
- star grounding: *kiểu tiếp đất hình sao*
- schematic drawing: *Sơ đồ bản vẽ của một nguồn điện*

Translate the sections 1, 2 into Vietnamese - *Bài dịch các phần 1, 2*

1. Nguồn điện

Nguồn điện dành cho các Op Amp mục đích chung đó là nguồn lương thực như minh hoạ trong hình 1-6(a), các đầu ra của nguồn điện thương mại có sẵn là ±15V. Điểm chung giữa +15V và -15V được gọi là điểm chung của nguồn điện (power supply common) nó được minh hoạ bằng một ký hiệu chung vì hai lý do. Thứ nhất, tất cả các số đo điện áp đều được thực hiện tương ứng với điểm này. Thứ hai, điểm nguồn điện chung này thường được quấn sang dây thứ ba của lõi dây để mở rộng xuống đất (thường từ một ống nước cho nền) đến để đăng ký nguồn.

Sơ đồ bản vẽ của một nguồn điện có thể di chuyển được minh hoạ 1-6(b). Điều này cũng gợi ý tưởng cho rằng một nguồn điện hai cực có chứa hai nguồn điện riêng biệt được nối theo kiểu nối tiếp.

2. Các đề nghị khi chế tạo bảng mạch.

Người ta có thể chế tạo và thử nghiệm hoạt động của tất cả các mạch được trình bày trong sách này. Một vài mạch yêu cầu phải có cấu trúc bảng mạch được in. Trước khi tiến hành việc sử dụng một Op Amp, cần phải dành thời gian thử nghiệm chế tạo một bảng mạch:

1. *Ngắt tất cả các dây ra khỏi nguồn điện.*
2. *Giữ cho các dây quấn và các dây nối linh kiện càng ngắn càng tốt.*
3. *Trước tiên hãy quấn các đầu dây của nguồn +V và -V vào Op Amp.*

4. *Quấn tất cả các đầu tiếp đất vào một điểm buộc, đây là điểm của nguồn điện chung. Kiểu nối kết này được gọi là kiểu tiếp đất hình sao (star grounding). Đừng sử dụng một ground bus, bởi vì bạn có thể tạo nên một vòng lặp đất qua đó hình thành nên các tiếng ồn và điện áp ngoài ý muốn.*
5. *Kiểm tra lại dây trước khi cho điện vào Op Amp.*
6. *Nối kết các điện áp tín hiệu vào mạch chỉ sau khi Op Amp đã có điện.*
7. *Thực hiện tất cả các phép đo tương ứng với điểm chung. Ví dụ: nếu có một điện trở được nối giữa hai cực của một IC, thì đừng có nối một đồng hồ hoặc một máy đo dao động giữa hai đầu của điện trở, thay vào đó hãy đo điện áp trên một phía của điện trở tương ứng với điểm chung, sau đó điện áp về phía kia, rồi tính điện áp giữa hai đầu của điện trở.*
8. *Tránh sử dụng Ampe kế nếu được. Hãy đo điện áp như trong bước 7 rồi tính cường độ dòng điện.*
9. *Ngắt tín hiệu đầu vào trước khi điện IC được gỡ bỏ. Nếu không thì IC có thể bị phá hủy.*
10. *Những IC này chịu đựng một mức quá tải lớn. Nhưng đừng bao giờ:*
    a. *Đảo ngược cực của các nguồn điện.*
    b. *Vận hành các pin đầu vào của Op Amp bên trên hoặc bên dưới các điện áp tại cực +V và -V hoặc*
    c. *Để lại một tín hiệu đầu vào được nối trên IC không có điện.*
11. *Nếu có các dao động ngoài ý muốn xuất hiện tại đầu ra và các nối kết mạch dường như vẫn đứng thì:*
    a. *Nối kết một tụ điện 0.1 - μ F giữa pin +V của Op*

Amp qua đất và một tụ điện 0.1 - μF khác giữa pin -V của Op Amp qua đất.

b. Rút ngắn tất cả các dây dẫn và

c. Kiểm tra công cụ thử nghiệm, máy tạo tín hiệu, tải, dây tiếp đất của nguồn điện.

12. Các nguyên lý giống nhau được áp dụng cho tất cả các IC tuyến tính khác.

PROBLEMS

1-1. In the term operational amplifier, what does the word operational stand for?

1-2. Is the LM324 op amp a single op amp housed in one package, a dual op amp in one package, or a quad op amp in one package?

1-3. With respect to an op amp, what does the abbreviation PIN stand for?

1-4. Does the letter prefix of a PIN identify the manufacturer or the package style?

1-5. Does the letter suffix of a PIN identify the manufacturer or the package style?

1-6. Which manufacturer makes the AD741CN?

1-7. Does the tab on a metal can package identify pin 1 or pin 8?

1-8. Which pin is identified by the dot on an 8-pin mini-DIP?

1-9. (a) How do you identify power supply common on a circuit schematic? (b) Why do you need to do so?

1-10. When breadboarding an op amp circuit, should you use a ground bus or star grounding?

1-11. Search a manufacturer's Web site and download a 741 data sheet.

(a) What is the manufacturer's identification code?

(b) What package styles are available?

(c) List three applications that the 741 op amp can be used in.

LESSON 2

First Experiences with an Op Amp

LEARNING OBJECTIVES

Upon completing this chapter on first experiences with an op amp, you will be able to:

- ❑ Briefly describe the task performed by the power supply and input and output terminals of an op amp.
- ❑ Show how the single-ended output voltage of an op amp depends on its open-loop gain and differential input voltage.
- ❑ Calculate the differential input voltage E_d, and the resulting output voltage V_o
- ❑ Draw the circuit schematic for an inverting or noninverting zero-crossing detector.
- ❑ Draw the output voltage waveshape of a zero-crossing detector if you are given the input voltage waveshape.
- ❑ Draw the output-input voltage characteristics of a zero-crossing detector.
- ❑ Sketch the schematic of a noninverting or inverting voltage-level detector.
- ❑ Describe at least two practical applications of voltage-level detectors. Analyze the action of a pulse-width modulator and tell how it can interface an analog signal with a microcomputer.

- ❑ Use voltage reference ICs to design precise voltage-level detectors.
- ❑ Use SPICE to analyze a basic comparator circuit.

MỤC ĐÍCH YÊU CẦU VÀ BỐ CỤC

Khi đọc xong chương này, bạn có thể mô tả tóm lược:

- ❑ *Tác vụ do nguồn điện và các đầu vào đầu ra của một Op Amp thực hiện.*
- ❑ *Minh họa cách điện áp đầu ra của một Op Amp phụ thuộc vào độ lợi của vòng mở và điện áp đầu vào của vi sai.*
- ❑ *Tính điện áp đầu vào vi sai E_d, và điện áp đầu ra kết quả V_o.*
- ❑ *Vẽ sơ đồ mạch điện của một bộ dò tìm cắt góc (zero-crossing detector) đảo mạch hoặc không đảo mạch.*
- ❑ *Vẽ một dạng hình xoắn của điện áp ra của một bộ dò tìm cắt gốc nếu bạn biết được dạng hình xoắn của điện áp đầu vào.*
- ❑ *Vẽ các đặc trưng điện áp đầu ra, đầu vào của một bộ dò tìm cắt gốc (zero crossing detector)*
- ❑ *Vẽ sơ đồ của một bộ dò tìm mức điện áp không đảo mạch hoặc đảo mạch.*
- ❑ *Mô tả ít nhất hai ứng dụng thực tiễn của bộ dò tìm mức điện áp.*
- ❑ *Phân tích hoạt động của một bộ điều biến độ rộng xung và trình bày cách mà nó có thể giao tiếp một tín hiệu tương tự với một máy vi tính.*
- ❑ *Sử dụng các IC tham chiếu điện áp để thiết kế các bộ dò tìm mức điện áp chính xác.*
- ❑ *Sử dụng SPICE để phân tích mạch bộ so sánh cơ bản.*

INTRODUCTION

The name *operational amplifier* was originally given to early high-gain vacuum-tube amplifiers designed to perform mathematical operations of addition, subtraction, multiplication, division, differentiation, and integration. They could also be interconnected to solve differential equations.

The modern successor of those amplifiers is the *linear integrated-circuit op amp.* It inherits the name, works at lower voltages, and is available in a variety of specialized forms. Today's op amp is so low in cost that millions are now used annually. Their low cost, versatility, and dependability have expanded their use far beyond applications envisioned by early designers. Some present-day uses for op amps are in the fields of signal conditioning, process control, communications, computers, power and signal sources, displays, and testing or measuring systems. The op amp is still basically a very good highgain dc amplifier.

One's first experience with a linear IC op amp should concentrate on its most important and fundamental properties. Accordingly, our objectives in this chapter will be to identify each terminal of the op amp and to learn its purpose, some of its electrical limitations, and how to apply it usefully.

Topic 1

OP AMP TERMINALS

Remember from Fig. 1-2 that the circuit symbol for an op amp is an arrowhead that symbolizes high gain and points from input to output in the direction of signal flow. Op amps have five basic terminals: two for supply power, two for input signals, and one for output. Internally they are complex, as was shown by the schematic diagram in Fig. 1-3(a). It is not necessary to know much about the internal operation of the op amp in order to use it. We will refer to certain internal circuitry, when appropriate. The people who design and build op amps have done such an outstanding job that external components connected to the op amp determine what the overall system will do.




FIGURE 2-1 The ideal op amp has infinite gain and input resistances plus zero output resistance.

The ideal op amp of Fig. 2-1 has infinite gain and infinite frequency response. The input terminals draw no signal or bias currents and exhibit infinite input resistance. Output impedance is zero ohms, and the power supply voltages are without limit. We now examine the function of each op amp

terminal to learn something about the limitations of a real op amp.

1. Power Supply Terminals

Op amp terminals labeled + V and - V identify those op amp terminals that must be connected to the power supply (see Fig. 2-2 and Appendices 1 and 2). Note that the power supply has *three* terminals: positive, negative, and power supply common. The power supply common terminal may or may not be wired to earth ground via the third wire of line cord. All *voltage measurements are made with respect to power supply common.*




FIGURE 2-2 Wiring power and load to an op amp.

The power supply in Fig. 2-2 is called a bipolar or split supply and has typical values of ± 15 V. Some op amps are now designed to operate from a single-polarity supply such as +5 or + 15 V and ground. Note that the common is *not* wired to the op amp in Fig. 2-2. Currents returning to the supply from the op amp must return through external circuit elements such as the load resistor R_L. The maximum supply voltage that can be applied between + V and - V is typically 36 V or ± 18 V

2. Output Terminal

In Fig. 2-2 the op amp's output terminal is connected to one side of the load resistor R_L. The other side of R_L is wired to ground. Output voltage V_o is measured with respect to ground. Since there is only one output terminal in an op amp, it is called a *single-ended output*. There is a limit to the current that can be drawn from the output terminal of an op amp, usually on the order of 5 to 10 mA. There are also limits on the output terminal's voltage levels; these limits are set by the supply voltages and by the op amp's output transistors (see also Appendix 1, "Output Voltage Swing as a Function of Supply Voltage"). These output transistors need about 1 to 2 V from collector to emitter to ensure that they are acting as amplifiers and not as switches. Thus the output terminal can rise approximately to within 1 V of +V and drop to within 2 V of -V. The upper limit of V_o is called the *positive saturation voltage*, $+V_{sat}$, and the lower limit is called the *negative saturation voltage*, $-V_{sat}$. For example, with a supply voltage of ± 15 V, $+V_{sat}$ = + 14 V and $-V_{sat}$ = -13 V. Therefore, V_o is restricted to a symmetrical peak-to-peak swing of -13 V Both current and voltage limits place a *minimum* value on the load resistance R_L of 2 kΩ. However, op amps are now available especially for applications that operate from low supply voltages (+3.3 V) and have MOS rather than bipolar output tran-

sistors. The output of these op amps can be brought to within millivolts of either + V or - V.

Most op amps, like the 741, have internal circuitry that automatically limits current drawn from the output terminal. Even with a short circuit for R_L, output current is limited to about 25 mA, as noted in Appendix 1. This feature prevents destruction of the op amp in the event of a short circuit.

3. Input Terminals


In Fig. 2-3 there are two input terminals, labeled - and +. They are called *differential input terminals* because output voltage V_o depends on the *difference* in voltage between them, E_d, and the gain of the amplifier, A_{OL}. As shown in Fig. 2-3(a), the output terminal is positive with respect to ground when the (+) input is positive with respect to, or above, the (-) input. When E_d is reversed in Fig. 2-3(b) to make the (+) input negative with respect to, or below, the (-) input, V_0 becomes negative with respect to ground.

We conclude from Fig. 2-3 that the polarity of the output terminal is the same as the polarity of (+) input terminal with respect to the (-) input terminal. Moreover, the polarity of the output terminal is opposite or inverted from the polarity of the (-) input terminal. For these reasons, the (-) input is designated the *inverting input* and the (+) input the *noninverting input* (see Appendix 1).


It is important to emphasize that the polarity of V_o depends only on the *difference* in voltage between inverting and noninverting inputs. This difference voltage can be found by

E_d = voltage at the (+) input - voltage at the (-) input (2-1)

Both input voltages are *measured with respect to ground.* The sign of E_d tells us (1) the polarity of the (+) input with respect to the (-) input and (2) the polarity of the output ter-



(a) Vo goes positive when the (+) input is more positive than (above) the (-) input, *Ed = (+)*.



(b) V_o goes negative when the (+) input is less positive than (below) the (-) input, E_d = *(-)*.

FIGURE 2-3 Polarity *of singleended* output voltage V_o depends on the polarity *of differential* input voltage E_d. *If* the (+) input *is above* the (-) input, E_d is positive and V_o, is *above* ground at + V_{sat}. *If* the (+) input is *below* the (-) input, E_d *is* negative and V_o *is below* ground at -V_{sat}.

minal with respect to ground. This equation holds if the inverting input is grounded, if the noninverting input is grounded, and even if both inputs are above or below ground potential. Thus, if the polarity of E_d matches the op amp's symbol, the

output voltage goes to + V_{sat} When the polarity of E_d is opposite the op amp's symbol, the output voltage goes to - V_{sat}

Review. We have chosen the words in Fig. 2-3 very carefully. They simplify analysis of open-loop operation (no connection from output to either input). Another memory aid is this: If the (+) input is *above* the (-) input, the output is *above* ground and at $+V_{sat}$. If the (+) input is *below* the (-) input, the output is *below* ground at $-V_{sat}$.

4. Input Bias Currents and Offset Voltage

The input terminals of real op amps draw tiny bias currents and signal currents to activate the internal transistors. The input terminals also have a small imbalance called *input offset voltage,* V_{io}. It is modeled as a voltage source V_{io} in series with the (+) input. In Lesson 9, the effects of V_{io} are explained in detail.

We must learn much more about op amp circuit operation, particularly involving negative feedback, before we can measure bias currents and offset voltage. For this reason, in these introductory lessons we will assume that both are negligible.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Power Supply Terminals: *Các cực của nguồn điện*
- Output Terminal: *Cực đầu ra*
- Input Terminals: *Các cực vào*
- Input Bias Currents and Offset Voltage: *Các dòng điện thiên áp đầu vào và điện áp áp xê (dịch chuyển)*

Translate the sestions 1, 2, 3, 4 into Vietnamese - *Bài dịch các phần 1, 2, 3, 4*

1. Các cực của nguồn điện

Các cực của Op Amp được ký hiệu +V và -V để qua đó biết được rằng các cực của Op Amp phải được nối với nguồn điện (xem hình 2-2). Lưu ý rằng nguồn điện có ba cực: dương, âm và điểm chung của nguồn. Cực chung của nguồn điện có thể hoặc không thể được quấn với đất qua dây thứ ba. Tất cả các số đo điện áp được thực hiện tương ứng với điểm chung của nguồn điện.

Nguồn điện trong hình 2-2 được gọi là nguồn lưỡng cực hoặc nguồn tách rời và có các giá trị ± 15V. Một vài Op Amp ngày nay được thiết kế và hoạt động từ một nguồn điện một cực chẳng hạn như +5 hoặc +15V và đất. Lưu ý rằng điểm chung không được quấn dây vào Op Amp trong hình 2-2. Dòng điện trở về lại nguồn từ một Op Amp phải thông qua các yếu tố mạch bên ngoài chẳng hạn như điện trở tại R_L. Điện áp của nguồn cực đại có thể được áp vào giữa +V và -V là 36V hoặc ±18V.

2. Cực đầu ra

Trong hình 2-2 cực đầu ra của Op Amp được nối với một phía của điện trở R_L. Phía của R_L thì được quấn dây và tiếp đất. Điện áp đầu ra của V_0 được đo tương ứng với đất. Bởi vì chỉ có một cực đầu ra trong một Op Amp cho nên nó được gọi là đầu ra một đầu. Có một hạn chế cho cường độ dòng điện chạy ra từ cực đầu ra của một Op Amp, thường từ 5 cho đến 10mA. Cũng có các giới hạn cho các mức điện áp của cực đầu ra; các giới hạn này được xác lập bởi các điện áp nguồn và bởi các transistor đầu ra của Op Amp. Các transistor đầu ra cần khoảng chừng từ 1 đến

2V từ bộ vót cho đến bộ phát để bảo đảm rằng chúng đang hoạt động dưới dạng các bộ khuyếch đại chứ không phải dưới dạng các bộ đảo mạch. Như vậy, cực ra có thể dao động tăng bên trong 1V của +V và giảm bên trong 2V của -V. Giới hạn trên của V_0 được gọi là điện áp bão hòa dương $+V_{sat}$, và giới hạn dưới được gọi là điện áp bão hòa âm $-V_{sat}$. Ví dụ: với một điện áp nguồn ± 15V, $+V_{sat}$ = +14V và $-V_{sat}$ = -13V. Do đó, V_0 được xem là một dao động đối xứng cực đối cực ± 13V. Cả các giới hạn cường độ dòng điện và điện áp đều đặt một giá trị cực tiểu trên điện trở tải R_L bằng 2 KΩ. Tuy nhiên Op Amp hiện nay có sẵn dành cho các ứng dụng hoạt động từ các điện thấp (+3,3V) và có MOS thay vì có transistor đầu ra lưỡng cực. Đầu ra của các Op Amp này có thể giới hạn bên trong các milivolt hoặc +V hoặc -V.

Hầu hết các Op Amp, chẳng hạn như 741 đều có một mạch bên trong tự động giới hạn dòng điện lướt ra từ các cực ra. Thậm chí với một mạch bị loãng mạch RL, thì cường độ dòng điện ra bị giới hạn khoảng chừng 25 mA. Tính năng này ngăn sự phá huỷ cấu hình Op Amp khi xảy ra sự cố loãng mạch.

3. Các cực vào

Trong hình 2-3 có hai cực vào được ký hiệu là - và +. Chúng gọi là các cực vào vi sai bởi vì điện áp V_0 đầu ra phụ thuộc vào hiệu số điện áp giữa chúng (E_d) và độ lợi bộ khuếch đại (A_{OL}). Như minh hoạ trong hình 2-3(a), thực ra là dương tương ứng với đất, lúc đầu vào cộng là dương tương ứng với đầu vào trừ. Lúc E_d bị đảo ngược như trong hình 2.3(b) để làm cho đầu vào cộng là âm so với đầu vào trừ hoặc bên dưới đầu vào trừ, thì V_0 trở nên âm tương ứng với đất.

Từ hình 2-3 chúng ta kết luận rằng cực của đầu ra thì giống hệt như cực của đầu vào (+) khi đối chiếu với cực đầu vào (-). Ngoài ra cực ra của đầu ra thì đối nghịch hoặc

bị đảo ngược từ cực của đầu vào (-). Vì lý do này mà đầu vào (-) được thiết kế làm đầu vào đảo mạch và đầu vào (+) được thiết kế làm đầu vào không đảo mạch.

Điều quan trọng cần nhấn mạnh rằng cực của V_0 chỉ phụ thuộc vào hiệu điện thế giữa các đầu vào đảo mạch và không đảo mạch. Hiệu điện thế này có thể được tìm bằng công thức:

E_d= điện áp tại đầu vào (+) - điện áp tại đầu vào (-)

Cả hai điện áp đầu vào đều được đo tương ứng với đất. Ký hiệu E_d báo cho chúng ta (1) cực của đầu vào (+) tương ứng với đầu vào (-) và (2) cực của đầu ra tương ứng với đất. Phương trình này đúng nếu đầu vào đảo mạch được tiếp đất, nếu đầu vào không đảo mạch được tiếp đất, và cả khi nếu cả hai đầu vào đều nằm bên trên hoặc bên dưới cực đất. Như vậy nếu cực của E_d tương kết với ký hiệu của Op Amp, thì điện áp đầu ra tiến đến giá trị $+V_{sat}$. Lúc cực của E_d đối nghịch với ký hiệu của Op Amp, thì điện áp đầu ra tiến đến giá trị $-V_{sat}$.

***Tóm lược:** Chúng ta đã chọn trong các từ trong hình 2-3 rất thận trọng. Và đơn giản phép phân tích phép tính vòng lặp mở (không có nối kết từ đầu ra vào mỗi một đầu vào). Cần nhớ rằng: nếu đầu vào (+) nằm bên trên đầu vào (-) thì đầu ra nằm bên trên đất và nằm tại giá trị $+V_{sat}$. Nếu đầu vào (+) nằm bên dưới (-) thì đầu ra nằm bên dưới đất tại $-V_{sat}$.*

4. Các dòng điện thiên áp đầu vào và điện áp áp xê (dịch chuyển)

Các cực vào của Op Amp trong thực tế sẽ cho các dòng điện thiên áp rất nhỏ và các dòng điện tín hiệu để kích hoạt các transistor bên trong. Các cực vào này cũng có một sự mất cân bằng nhỏ được gọi là điện áp xê dịch vào, V_{io}.

Topic 2

OPEN-LOOP VOLTAGE GAIN

1. Definition

Refer to Fig. 2-3. Output voltage V_o is determined by E_d and the *open-loop voltage gain*, A_{OL}. A_{OL} is called open-loop voltage gain because possible feedback connections from output terminal to input terminals are left open. Accordingly, V_o is expressed by the relationship

output voltage = differential input voltage × open-loop gain (2-2)

$$V_o = E_d \times A_{OL}$$

2. Differential Input Voltage, E_d

The value of A_{OL} is extremely large, often 200,000 or more. Recall from Section 2-1.2 that V_o can never exceed the positive or negative saturation voltages $+V_{sat}$ and $-V_{sat}$. For a ±15-V supply, the saturation voltages are approximately -13 V Thus, for the op amp to act as an amplifier, E_d must be limited to a maximum voltage of ±65 μV. This conclusion is reached by rearranging Eq. (2-2).

$$E_{d\max} = \frac{+V_{sat}}{A_{OL}} = \frac{13V}{200,000} = 65\mu V$$

$$-E_{d\max} = \frac{-V_{sat}}{A_{OL}} = \frac{-13V}{200,000} = -65\mu V$$

In the laboratory or shop it is difficult to measure 65 mV,

because induced noise, 60-Hz hum, and leakage currents on the typical test setup can easily generate a millivolt (1000 μV). Furthermore, it is difficult and inconvenient to measure very high gains. The op amp also has tiny internal unbalances that act as a small voltage that may exceed E_d. As mentioned in Section 2-1.4, this small voltage is called an *offset voltage* and is discussed in Lesson 9.

3. Conclusions

There are three conclusions to be drawn from these brief comments. First, V_o in the circuit of Fig. 2-3 either will be at one of the limits $+V_{sat}$ or $-V_{sat}$ or will be oscillating between these limits. Don't be disturbed, because this behavior is what a high-gain amplifier usually does. Second, to maintain V_o between these limits we must go to a feedback type of circuit that forces V_o to depend on stable, precision elements such as resistors and capacitors. Feedback circuits are introduced in Lesson 3.

Without learning any more about the op amp, it is possible to understand basic comparator applications. In a comparator application, the op amp performs not as an amplifier but as a device that tells when an unknown voltage is below, above, or just equal to a known reference voltage. Before introducing the op amp as a comparator in the next section, Example 2-1 is given to illustrate ideas presented thus far.

EXAMPLE 2-1

In Fig. 2-3, $+V = 15$ V, $-V = -15$ V $+V_{sat} = +13$ V, $-V_{sat} = -13$V, and gain $A_{OL} = 200{,}000$. Assuming ideal conditions, find the magnitude and polarity of V_o for each of the following input voltages. These input voltages are given with respect to ground.

	Voltage at (−) input	Voltage at (+) input
(a)	−10 μV	−15 μV
(b)	−10 μV	+15 μV
(c)	−10 μV	−5 μV
(d)	+1.000001 V	+1.000000 V
(e)*	+5 mV	0 V
(f)	0 V	+5 mV

Solution

The polarity of V_o is the same as the polarity of the (+) input with respect to the (-) input. The (+) input is more negative than the (-) input in (a), (d), and (e). This is shown by E_q. (2-1), and the refore V_o will go negative. From E_q. (2-2), the magnitude of V_o is A_{OL} times the difference, E_d, between voltages at the (+) and (-) inputs, but if A_{OL} x E_d exceeds +V or -V, then V_o must stop at $+V_{sat}$ or - V_{sat}. Calculations are summarized as follows:

E_d [using Eq. (2-1)]		Polarity of (+) input with respect to (−) input	Theoretical V_o [from Eq. (2-2)]	Actual V_o
(a)	−5 μV	−	−5 μV × 200,000 = −1.0 V	−13 V
(b)	25 μV	+	25 μV × 200,000 = 5.0 V	+13 V
(c)	5 μV	+	5 μV × 200,000 = 1.0 V	+13 V
(d)	−1 μV	−	−1 μV × 200,000 = −0.2 V	−13 V
(e)	−5 mV	−	−5 mV × 200,000 = −1000 V	−13 V
(f)	5 mV	+	5 mV × 200,000 = 1000 V	+13 V

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Definition: *Định nghĩa*
- Differential Input Voltage: *Điện áp vào vi sai,* E_d
- Conclusions: *Kết luận*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

1. Định nghĩa

Tham khảo hình 2-3 điện áp đầu ra V_0 được xác định bởi E_d và độ lợi của điện áp của vòng mở A_{OL}. A_{OL} được gọi là độ lợi điện áp vòng mở bởi vì có thể có các nối kết hồi tiếp từ cực ra đến cực vào được mở. Tương ứng V_0 được biểu thị bởi biểu thức:

Điện áp ra = điện áp vào vi sai độ lợi vòng mở (2-2)

$$V_0 = E_d \times A_{OL}$$

2. Điện áp vào vi sai, Ed

Giá trị của A_{OL} cực kỳ lớn, thường là 200.000 hoặc lớn hơn. Từ mục 2.1.2 ta nhớ lại rằng V_0 không bao giờ vượt quá các điện áp bão hòa dương hoặc âm $+V_{sat}$ và $-V_{sat}$. Với một nguồn điện ±15V, điện áp bão hòa xấp xỉ ±13V. Như thế để cho Op Amp hoạt động làm một bộ khuếch đại thì E_d phải giới hạn sang một điện áp cực đại ± 65 µV. Kết luận này có thể rút ra được bằng cách sắp xếp lại phương trình 2-2.

$$-E_{d\max} = \frac{+V_{sat}}{A_{OL}} = \frac{-13V}{200.000} = -65\mu V$$

$$-E_{d\max} = \frac{-V_{sat}}{A_{OL}} = \frac{-13V}{200.000} = -65\mu V$$

Trong phòng phí nghiệm ta khó đo được 65 µV bởi vì có những tiếng ồn được tạo ra. Những tiếng ồn 60-Hz, và các dòng điện dò xảy ra do sự xác lập thử nghiệm có thể dễ dàng tạo nên một điện áp 1 milivolt (1000 µV). Ngoài

ra, thật khó và rất bất tiện khi đo các độ lợi quá cao. Op Amp cũng có các sự cân bằng bên trong rất nhỏ hoạt động làm một điện áp nhỏ có thể vượt quá E_d. Như đã đề cập ở mục 2-1.4, điện áp nhỏ này được gọi là điện áp xê dịch và sẽ được thảo luận ở chương 9.

3. Kết luận

Có ba kết luận được rút ra từ phần khảo sát trên đây. Trước tiên V_0 trong mạch ở hình 2-3 hoặc nằm ở một trong số các giới hạn $+V_{sat}$ hoặc $-V_{sat}$ hoặc sẽ dao động giữa các giới hạn này. Chúng ta đừng bận tâm bởi vì đặc điểm này chính là bản chất của một bộ khuếch đại có độ lợi cao. Thứ hai, để thu được V_0 giữa những giới hạn này chúng ta phải xác lập một kiểu mạch hồi tiếp để cưỡng bức V_0 phụ thuộc vào các phần tử chính xác và ổn định chẳng hạn như các điện trở và các tụ điện. Các mạch hồi tiếp được giới thiệu ở trong chương 3.


Không cần học thêm bất cứ điều gì với Op Amp ta vẫn có thể hiểu các ứng dụng của bộ so sánh cơ bản. Trong một ứng dụng bộ so sánh, Op Amp thực hiện không chỉ là chức năng của một bộ khuếch đại mà còn là một thiết bị để báo cho chúng ta biết lúc nào thì một điện áp có giá trị chưa biết nằm bên dưới, bên trên hoặc bằng với một điện áp tham chiếu đã biết được. Trước khi giới thiệu Op Amp là một bộ so sánh kế tiếp, chúng ta khảo sát ví dụ 2-1 để hiểu thêm các ý tưởng.

Topic 3


ZERO-CROSSING DETECTORS

1. Noninverting Zero-Crossing Detector

The op amp in Fig. 2-4(a) operates as a comparator. Its (+) input compares voltage E_i with a reference voltage of 0 V (V_{ref} = 0 V). When E_i is above V_{ref}, V_o equals $+V_{sat}$. This is because the voltage at the (+) input is more positive than the voltage at the (-)input. Therefore, the sign of E_d in Eq. (2-1) is positive. Consequently, V_o is positive, from Eq. (2-2).



(a) Noninverting: When E_i is above V_{ref}, $V_o = +V_{sat}$.



(b) Inverting: When E_i is above V_{ref}, $V_o = -V_{sat}$.

FIGURE 2-4 Zero-crossing detectors, noninverting in (a) and inverting in (b). If the signal E_i is applied to the (+) input, the circuit action is noninverting. If the signal E_i is applied to the (-) input, the circuit action is inverting.

The polarity of V_o "tells" if E_i is above or below V_{ref}. The *transition* of V_o tells *when* E_i crossed the reference and in what direction. For example, when Vo makes a positivegoing transition from $-V_{sat}$ to $+V_{sat}$, it indicates that E_i just crossed 0 in the positive direction. The circuit of Fig. 2-4(a) is a noninverting zero-crossing detector.

2. Inverting Zero-Crossing Detector

The op amp's (-) input in Fig. 2-4(b) compares *E;* with a reference voltage of 0 V (V_{ref} = 0 V). This circuit is an *inverting zero-crossing detector*. The waveshapes of V_o versus time and V_o versus E_i in Fig. 2-4(b) can be explained by the following summary:

1. If E_i is more positive than V_{ref}, then V_o equals $-V_{sat}$
2. Where E_i crosses the reference going positive, V_o makes a negative-going transition from $+V_{sat}$ to $-V_{sat}$

Summary. *If* the signal or voltage to be monitored is connected to the (+) input, a noninverting comparator results. *If* the signal or voltage to be monitored is connected to the (-) input, an inverting comparator results.

When $V_o = +V_{sat}$ the signal is *above* (more positive than) V_{ref} in a noninverting comparator and *below* (more negative than) V_{ref} in an inverting comparator.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Noninverting Zero-Crossing Detector: *Bộ dò tìm cắt góc không đảo mạch*
- Inverting Zero-Crossing Detector: *Bộ dò tìm cắt góc đảo mạch*

Translate the sections 1, 2 into Vietnamese - *Bài dịch các phần 1, 2*

1. Bộ dò tìm cắt góc không đảo mạch

Op Amp trong hình 2-4(a) hoạt động là một bộ so sánh. Đầu vào (+) của nó so sánh điện áp E_i với một điện áp tham chiếu 0 V (V_{ref} = 0 V). Khi E_i nằm trên V_{ref}, thì V_0 bằng + V_{sat}. Điều này bởi vì điện áp đầu vào (+) thì dương hơn điện áp tại đầu vào (-). Do đó dấu của E_d trong phương trình (2-1) là dương. Kết quả là V_0 dương, từ phương trình (2-2).

Cực của V_0 báo cho biết E_i nằm bên trên hay bên dưới V_{ref}. Vùng chuyển tiếp của V_0 báo cho biết lúc nào thì E_i cắt vùng tham chiếu và theo hướng nào. Ví dụ lúc V_0 tạo nên một vùng chuyển tiếp dương từ -V_{sat} đến +V_{sat}, thì nó cho thấy rằng E_i chỉ cắt 0 theo chiều dương. Mạch của hình 2-4(a) là bộ dò tìm cắt góc không đảo mạch.

2. Bộ dò tìm cắt góc đảo mạch

Đầu vào (-) của Op Amp trong hình 2-4(b) so sánh Ei với điện áp tham chiếu 0V (V_{ref} = 0 V) . Mạch này là một bộ dò tìm cắt góc đảo mạch. Dạng hình sóng của V_0 biến thiên theo thời gian và V_0 biến thiên theo E_i trong hình 2-4(b) có thể được giải thích một cách khái quát như sau:

1. *Nếu E_i dương hơn V_{ref} thì V_0 = -V_{sat}.*
2. *Lúc E_i cắt điện áp tham chiếu dương, thì V_0 tạo nên một vùng chuyển tiếp hướng về phía âm từ +V_{sat} đến-V_{sat}.*

Tóm lược: *Những tín hiệu hoặc điện áp đang khảo sát được nối kết với đầu vào (+), thì kết quả có bộ so sánh không đảo mạch. Còn nếu tín hiệu hoặc điện áp đang khảo sát được nối với đầu vào (-) thì kết quả ta có được bộ so sánh đảo mạch.*

Lúc V_0 = + V_{sat}, thì tín hiệu nằm bên trên (hoặc dương hơn) V_{ref} trong một bộ so sánh không đảo mạch và bên dưới (âm hơn) V_{ref} trong một bộ so sánh đảo mạch.

Topic 4

POSITIVE AND NEGATIVE VOLTAGE LEVEL DETECTORS

1. Positive-Level Detectors

In Fig. 2-5 a positive reference voltage V_{ref} is applied to one *of* the op amp's inputs. This means that the op amp is set up as a comparator to detect a positive voltage. *If* the voltage to be sensed, E_i, *is* applied to the op amp's (+) input, the result is a *noninverting positive-level detector*. Its operation is shown by the waveshapes in Fig. 2-5(a). When E_i *is* above V_{ref}, V_o equals + V_{sat}. When E_i is below V_{ref}, V_o equals - V_{sat}

If E_i is applied to the inverting input as in Fig. 2-5(b), the circuit is an inverting positive-level detector. Its operation can be summarized by the statement: When E_i is above V_{ref}, V_o equals - V_{sat}. This circuit action can be seen more clearly by observing the plot *of* E_i and V_{ref} versus time in Fig. 2-5(b).





FIGURE 2-5 Positive-voltage-level detector, noninverting in (a) and inverting in (b). If the signal E_i is applied to the (+) input, the circuit action is noninverting. If the signal E_i is applied to the (-) input, the circuit action is inverting.




(b) Inverting: When E_i is above V_{ref}, $V_o = -V_{sat}$.

FIGURE 2-5 *(continued)*


2. Negative-Level Detectors

Figure 2-6(a) is a *noninverting negative-level detector*. This circuit detects when input signal E_i crosses the negative voltage $-V_{ref}$. When E_i is above $-V_{ref}$, V_o equals $+V_{sat}$. When E_i *is* below $-V_{ref}$, $V_o = -V_{sat}$. The circuit *of* Fig. 2-6(b) is an *inverting negative-level detector*. When E_i is above $-V_{ref}$, V_o equals $-V_{sat}$, and when E_i is below $-V_{ref}$, V_o equals $+V_{sat}$.



(a) Noninverting: When E_i is above V_{ref}, $V_o = +V_{sat}$.

FIGURE 2-6 Negative-voltage-level detector, noninverting in (a) and inverting in (b).



(b) Inverting: When E_i is above V_{ref}, $V_o = -V_{sat}$.

FIGURE 2-6 *(continuted).*

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Positive-Level Detectors: *Bộ dò tìm ở mức dương*
- Negative-Level Detectors: *Các bộ dò tìm ở mức âm.*

Translate the sections 1, 2 into Vietnamese - *Bài dịch các phần 1, 2*

1. Bộ dò tìm ở mức dương

Trong hình 2-5, điện áp tham chiếu dương, V_{ref} được áp vào một trong các đầu vào của Op Amp. Điều này có nghĩa rằng Op Amp được xác lập làm một bộ so sánh để dò tìm điện áp dương. Nếu điện áp có ý nghĩa E_i được áp vào đầu vào (+) của Op Amp, thì kết quả là ta có được bộ dò tìm ở mức dương không đảo mạch. Hoạt động của nó được minh họa bởi sơ đồ dạng sóng 2-5(a). Lúc E_i nằm trên V_{ref}, thì $V_0 = +V_{sat}$. Lúc E_i nằm bên dưới V_{ref}, thì $V_0 = -V_{sat}$

Nếu Ei được áp vào đầu vào đảo mạch như trong hình 2-5(b), thì mạch này là một bộ dò tìm ở mức dương đảo mạch, hoạt động của nó có thể tóm lược bởi phát biểu sau đây: Lúc E_i nằm bên trên V_{ref}, $V_0 = -V_{sat}$. Hoạt động của

mạch này có thể được hiểu một cách rõ ràng bằng cách khảo sát đồ thị của Ei và V_{ref} biến thiên theo thời gian trong hình 2-5(b).

2. Các bộ dò tìm ở mức âm.

Hình 2-6(a) là một bộ dò tìm ở mức âm không đảo mạch. Mạch này dò tìm lúc nào thì tín hiệu vào Ei cắt điện áp âm $-V_{ref}$. Lúc Ei nằm bên trên $-V_{ref}$, thì V0 = $+V_{sat}$. Lúc Ei nằm bên dưới $-V_{sat}$, thì V0 = $-V_{sat}$. Hình 2-6(b) là một bộ dò tìm mức âm đảo mạch. Lúc Ei nằm bên trên $-V_{sat}$, thì V0 = $-V_{sat}$, và lúc Ei nằm bên dưới $-V_{sat}$, thì V0 = $+|V_{sat}$.

Topic 5

TYPICAL APPLICATIONS OF VOLTAGE-LEVEL DETECTORS

1. Adjustable Reference Voltage

ICs are available to set precise voltage references. These reference chips will be introduced in the next section. In this section a resistive divider network is used to set V_{ref}. Figure 2-7 shows how to make an adjustable reference voltage. Two 10-kΩ resistors and a 10-kΩ potentiometer are connected in series to make a 1-mA voltage divider. Each kilohm of resistance corresponds to a voltage drop of 1 V. V_{ref} can be set to any value between -5 and +5 V. Remove the -V connection to the bottom 10-kΩ resistor and substitute a ground. You now have a 0.5-mA divider, and V_{ref} can be adjusted from 5 to 10 V.




FIGURE 2-7 A variable reference voltage can be obtained by using the op amp's bipolar supply along with a voltage-divider network. *(Note:* Any fluctuations in the-power supply result in a change in V_{ref}; hence, the need to use a stable or precise voltage may be a requirement in your system.)

2. Sound-Activated Switch

Figure 2-8 first shows how to make an adjustable reference voltage of 0 to 100 mV Pick a 10-kΩ pot, 5-kΩ resistor, and +15-V supply to generate a convenient large adjustable voltage of 0 to 10 V Next connect a 100:1 (approximately) voltage divider that divides the 0-to-10-V adjustment down to the desired 0-to-100-mV adjustable reference voltage. (*Note:* Pick the large 100-kΩ divider resistor to be 10 times the potentiometer resistance; this avoids loading down the 0-to-10-V adjustment.)

A practical application that uses a positive level detector is the sound-activated switch shown in Fig. 2-8. Signal source E_i is a microphone, and an alarm circuit is connected to the output. The procedure to arm the sound switch is as follows:




FIGURE 2-8 A sound-activated switch is made by connecting the output of a noninverting voltage-level detector to an alarm circuit.

1. Open the reset switch to turn off both SCR and alarm.
2. In a quiet environment, adjust the sensitivity control until V_o just swings to $-V_{sat}$.
3. Close the reset switch. The alarm should remain off.

Any noise signal will now generate an ac voltage and be picked up by the microphone as an input. The first positive swing of E_i above V_{ref} drives V_o to $+V_{Sat}$ The diode now conducts a current pulse of about 1 mA into the gate, G, of the silicon-controlled rectifier (SCR). Normally, the SCR's anode, A, and cathode, K, terminals act like an open switch. However, the gate current pulse makes the SCR turn on, and now the anode and cathode terminals act like a closed switch. The audible or visual alarm is now activated. Furthermore, the alarm stays on because once an SCR has been turned on, it stays on until its anode-cathode circuit is opened.

The circuit of Fig. 2-8 can be modified to photograph high-speed events such as a bullet penetrating a glass bulb. Some cameras have mechanical switch contacts that close to activate a stroboscopic flash. To build this sound-activated flash circuit, remove the alarm and connect anode and cathode terminals to the strobe input in place of the camera switch. Turn off the room lights. Open the camera shutter and fire the rifle at the glass bulb. The rifle's sound activates the switch. The strobe does the work of apparently stopping the bullet in midair. Close the shutter. The position of the bullet in relation to the bulb in the picture can be adjusted experimentally by moving the microphone closer to or farther away from the rifle.

3. Light-Column Voltmeter

A light-column voltmeter displays a column of light whose height is proportional to voltage. Manufacturers of audio and medical equipment may replace analog meter panels with

light-column voltmeters because they are easier to read at a distance.

A light-column voltmeter is constructed in the circuit of Fig. 2-9. R_{cal}, is adjusted so that 1 mA flows through the equal resistor divider network R_1 to R_{10}. Ten separate reference voltages are established in 1-V steps from 1 V to 10 V




FIGURE 2-9 Light-column voltmeter. Reference voltages to each op amp are in steps of 1 V. As E_i is increased from 1 V to 10V, LED 1 through LED 10 light in sequence. R_1 to R_{10} are 1% resistors. The op amps are 741 8-pin mini-DIPS.

When E_i = 0 V or is less than 1 V, the outputs of all op amps are at - V_{sat}. The silicon diodes protect the light-emitting diodes against excessive reverse bias voltage. When E_i is increased to a value between 1 and 2 *V* only the output of op amp 1 goes positive to light LED1. Note that the op amp's output current is automatically limited by the op amp to its short-circuit value approximately 20 to 25 mA. The 220Ω output resistors divert heat away from the op amp.

As E_i is increased, the LEDs light in numerical order. This circuit can also be built using two-and-one-half LM324 quad op amps; some manufacturers have designed IC packages for this particular application, such as National Semiconductor's LM3914.

4. Smoke Detector

Another practical application of a voltage-level detector is a smoke or dust particle detector, as shown in Fig. 2-10. The lamp and photoconductive cell are mounted in an enclosed chamber that admits smoke or dust but not external light.




FIGURE 2-10 With no smoke or dust present the 10-M sensitivity control is adjusted until the alarm stops. Light reflected off any smoke or dust particles causes the alarm to sound.

The photoconductor is a light-sensitive resistor. In the absence of smoke or dust, very little light strikes the photoconductor and its resistance stays at some high value, typically several hundred kilohms. The 10-kΩ sensitivity control is adjusted until the alarm turns off.

Any particles entering the chamber cause light to $_{ref}$lect off the particles and strike the photoconductor. This, in turn, causes the photoconductor's resistance to decrease and the voltage across R_1 to increase. As E_i increases above V_{ref}, V_o switches from $-V_{sat}$ to $+V_{sat}$, causing the alarm to sound. The alarm circuit of Fig. 2-10 does not include an SCR. Therefore, when the particles leave the chamber, the photoconductor's resistance increases and the alarm turns off. If you want the alarm to stay on, use the SCR alarm circuit shown in Fig. 2-8. The lamp and photoresistor must be mounted in a flat black, lightproof box that admits smoke. Ambient (room) light prevents proper operation. The resistive network at the input of the op amp forms a Wheatstone bridge. This circuit can be used to monitor the level of dust particles in a clean room environment.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Adjustable Reference Voltage: *Điện áp tham chiếu có thể điều chỉnh*
- Sound-Activated Switch: *Công tắc kích hoạt âm thanh*
- Light Column Voltmeter: *Vôn kế cột đèn*
- Smoke Detector: *Bộ dò tìm khói*

Translate the sections 1, 2, 3, 4 into Vietnamese - *Bài dịch các phần 1, 2, 3, 4*

1. Điện áp tham chiếu có thể điều chỉnh

Các IC có sẵn để xác lập các tham chiếu điện áp chính xác. Các chip tham chiếu này sẽ được trình bày trong mục kế tiếp. Còn trong phần này, một mạng chia điện trở được dùng để xác lập V_{ref}. Hình 2-7 minh hoạ cách tạo nên một điện áp có thể tham chiếu được. Có hai điện trở 10kΩ và một chiếc áp 10-kΩ được mắc nối tiếp để tạo nên một bộ chia điện áp từ 1 mA. Mỗi kilohm điện trở tương ứng với một độ sụt áp 1V. V_{ref} có thể được xác lập sang bất kỳ giá trị nào nằm giữa -5 và +5V. Gỡ bỏ nối kết -V ở phần dưới của điện trở 10 kΩ rồi thay thế bằng tiếp đất. Bây giờ bạn có được một bộ chia 0.5-mA và V_{ref} có thể được điều chỉnh từ 5 cho đến 10V.

2. Công tắc kích hoạt âm thanh.

Hình 2-8 minh hoạ tạo nên một điện áp tham chiếu có thể điều chỉnh được từ 0 cho đến 100mV. Hãy chọn một vật chứa có điện trở 10kΩ, một điện trở 5kΩ và một nguồn điện 15V để tạo ra một điện áp có độ lớn điều chỉnh được từ 0 - 10V. Kế tiếp phải nối với một bộ chia điện áp 100:1 để chia mức điều chỉnh 0-10V xuống đến mức điện áp tham chiếu có thể điều chỉnh được từ 0 - 100mV (lưu ý: hãy chọn điện trở của bộ chia lớn 100kΩ gấp 10 lần điện trở của bộ chiếc áp, điều này tránh việc tải xuống mức điều chỉnh 0 - 10V).

Một ứng dụng thực tế vốn sử dụng một bộ dò tìm mức dương đó là công tắc kích hoạt âm thanh như minh họa hình 2.8. Nguồn tín hiệu E_i là một microphone và một

mạch báo động được nối với đầu ra. Thủ tục để đóng mở công tắc âm thanh như sau:

1. *Mở công tắc reset để ngắt cả SCR và đèn báo động.*
2. *Trong một môi trường yên tĩnh, hãy điều chỉnh phần điều khiển cảm biến cho đến V_0 dao động đến vị trí -V_{sat}.*
3. *Đóng công tắc reset. Đèn báo động vẫn giữ ở trạng thái off.*

Bất cứ tín hiệu ồn nào bây giờ cũng sẽ tạo nên điện áp ac và được microphone chọn làm một tín hiệu vào. Độ xê dịch dương đầu tiên của E_i sẽ nằm bên trên V_{ref} vận hành V_0 đến giá trị +V_{sat}. Diode bay giờ đưa một dòng xung khoảng chừng 1mA vào cổng G của bộ chỉnh lưu silicon được điều khiển (SCR). Bình thường thì các cực A (anode), K (cathode) của SCR hoạt động giống hệt như một công tắc mở. Tuy nhiên, xung của dòng điện vào cổng làm cho SCR được mở và bây giờ các cực của anode và cathode hoạt động y hệt như một công tắc đóng. Bộ báo động âm thanh hoặc hình ảnh bây giờ bị kích hoạt. Chuyên sâu hơn nữa bộ báo động vẫn ở trạng thái ON bởi vì một khi một SCR được mở, thì nó vẫn ở trạng thái ON cho đến khi mạch Anode - Cathode được mở.

3 Vôn kế cột đèn

Một vôn kế cột đèn hiển thị cột đèn mà chiều cao của nó tỉ lệ với điện áp. Các nhà sản xuất các thiết bị âm thanh và y tế có thể thay thế các panel của đồng hồ tương tự với các vôn kế cột đèn bởi vì chúng dễ dàng được đọc ở khoảng cách xa.

Một vôn kế cột đèn được cấu tạo trong một mạch ở hình 2.9. R_{cal} được điều chỉnh để có một dòng điện 1mA truyền qua mạng của bộ chia điện trở bằng nhau từ R_1 đến

R_{10}. Mười điện áp tham chiếu riêng biệt được xác lập theo các bước 1V từ 1V đến 10V.

Lúc E_i = 0 V hoặc nhỏ hơn 1V , thì đầu ra của tất cả các Op Amp đều nằm tại giá trị - V_{sat}. Các diode silicon bảo vệ các diode phát sáng chống lại điện áp thiên áp đảo vượt trội.

E_i tăng đến một giá trị nằm giữa 1 và 2V, chỉ đầu ra của Op Amp 1 chuyển sang giá trị dương để làm phát sáng LED1. Lưu ý, rằng dòng điện ra của Op Amp tự động bị giới hạn bởi Op Amp sang giá trị đoản mạch của nó xấp xỉ 20 đến 25mA. Các điện trở ra 220Ω khuếch tán nhiệt ra xa khỏi Op Amp.

Khi E_i tăng, các LED phát sáng theo thứ tự số.

4. Bộ dò tìm khói

Một ứng dụng thực tiễn khác của bộ dò tìm mức điện áp đó là một bộ dò tìm khói hoặc bộ hạt bụi như minh hoạ trong hình 2.10. Đèn và tế bào cảm quang được chế tạo trong một nguồn khép kín để ngăn ngừa khói hoặc bụi nhưng không ngờ không ngăn ngừa được ánh sáng từ bên ngoài. Một bộ cảm biến ánh sáng là một điện trở nhạy cảm với ánh sáng. Khi không có khói hoặc bụi, thì một dòng ánh sáng rất nhỏ va chạm vào bộ cảm biến ánh sáng và điện trở của nó vẫn ở một giá trị cao, về mặt thực tế thì giá trị này có thể lên đến hàng trăm hms. Phần điều khiển độ nhạy cảm 10kΩ được điều chỉnh cho đến khi đèn cảnh báo bị ngắt.

Bất cứ hạt nào đi vào buồng đều làm cho ánh sáng phản chiếu lên hạt và chạm vào bộ cảm quang. Kế tiếp điện trở của bộ cảm quang giảm và điện áp giữa hai đầu của R_1 tăng. Khi E_i tăng lên bên giá trị của V_{ref} thì V_0 đảo từ -V_{sat} đến + V_{sat} làm cho bộ báo động phát ra âm thanh. Mạch

báo động ở hình 2.10 không có chứa 1 SCR. Do đó, lúc các hạt ra khỏi buồng, thì điện trở của bộ cảm quang tăng và bộ báo động bị ngắt. Nếu bạn muốn bộ báo động vẫn tiếp tục phát âm thanh, hãy sử dụng mạch bộ báo động SCR được minh hoạ trong hình 2.8. Đèn và điện trở quang phải được đúc trong một hộp màu đen phẳng ngăn ánh sáng và thu nộp khói. Ánh sáng chung quanh ngăn chặn các hoạt động chuyên biệt. Mạng điện trở tại đầu vào của Op Amp tạo nên một cầu Wheatstone. Mạch này có thể được dùng để giám sát mức độ của các hạt bụi trong một phòng sạch.

Topic 6

VOLTAGE REFERENCE ICs

1. Introduction

Voltage reference ICs are used to provide a precise voltage for circuit and system designers, especially when setting the reference voltage for comparator circuits as well as A/D or D/A converters. Any fluctuation on the reference pin(s) of converter devices produces an inaccuracy in the conversion. Fluctuations on the reference input to a comparator can result in data being lost or erroneous data being sent to a computer system. In Figs. 2-7 and 2-8, we needed a reference voltage, V_{ref}, and used a resistor divider network connected between the supply voltages or the positive supply and ground. Although this circuit may be adequate for some quick-testing or low-cost designs, a better solution is to use a precision voltage reference chip. Many of these chips are inexpensive (less than a dollar), set a constant output voltage independent of temperature, and can be operated from a wide range of input power supply voltages. Variations in power supply voltages do not affect their output reference voltage. Some of these chips use the bandgap diode principle to produce a constant voltage of 1.2 V. This temperature-independent voltage is followed by an amplifier and buffer (amplifiers and buffers are topics covered in Lesson 3) to provide standard output voltages such as 2.5 V, 5 V, or 10 V. Other reference chips use a Zener diode as the reference followed by a buffer and amplifier to provide output voltages such as +5 V and -10 V, as well as ±5 V and ± 10 V tracking outputs. Some of the most commonly used IC voltage reference chips are the REF-O1 (+10 V), REF-02 (5 V), and REF-03 (2.5 V). We'll use the REF-02 IC

as an introduction to precision voltage reference devices.

2. REF-02

The REF-02 IC outputs a stable +5.0 V, which can be adjusted by ± 6% (±300 mV) using one external potentiometer as shown in Fig. 2-11(a). The 10-kΩ potentiometer allows the actual output voltage to be adjusted from 4.7 to 5.3 V Thus for an 8-bit A/D converter the reference voltage can be set to 5.12 V, creating a resolution of 20 mV/bit. (Resolution of A/D converters is discussed in detail in Lesson 14.) The REF-02 can operate from an input supply voltage of from 7 to 40 V, making it an ideal voltage reference device for a wide range of applications. Two common package styles are shown in Figs. 2-11 (b) and (c).




FIGURE 2-11 REF-02 pin assignments, package styles, and use with an op amp comparator.




FIGURE 2-11 *(continued)*

3. REF-02/Voltage Level Detector Applications

Figure 2-11 (d) shows how the REF-02 can be connected to an op amp comparator to set the reference voltage at 5.0 V. In this circuit, the adjustment potentiometer is not used and the REF-02 is used in its basic configuration. In this application, V_{ref} for the comparator should be within ± 15 mV because the manufacturer's specification for output voltage of the REF-02 is 0.3% of 5.0 V. If your design requires closer tolerance of V_{ref} use the output adjustment circuit shown in Fig. 2-11(a).

If your application requires a stable but variable reference voltage of 0 to 5.0 V you still may use the REF-02 with a potentiometer connected between the REF-02's output terminal and common, as shown in Fig. 2-11(e). *(Note:* The 5-kΩ potentiometer in this figure allows us to vary V_{ref} for the comparator.) This potentiometer is not being used to adjust the output voltage of the REF-02 but rather the input reference to the comparator so that V_{ref} can be varied from 0 to 5.0 V. You still may use the circuit of Fig. 2-11 (a) if you need to set the REF-02's maximum output voltage to 5.0 V ±300 mV The temperature pin (pin 3) is used if the REF-02 is being used as a temperature sensor. For an example, refer to Analog Devices'

Web Site, specifically the REF-02's data sheet, to see this device as a sensor in a temperature controller application.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Introduction: *Giới thiệu*
- Ref-02: *REF-02*
- Ref-02/Voltage Level Detector Applications: *Các ứng dụng của bộ dò tìm mức điện áp REF-02*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

1. Giới thiệu

Các IC tham chiếu điện áp được dùng để cung cấp điện áp chính xác cho mạch và cho các nhà thiết kế hệ thống đặc biệt lúc xác lập điện áp tham chiếu hoặc các mạch so sánh cũng như bộ đảo A/D hoặc D/A. Bất cứ sự dao động nào ở pin tham chiếu của các thiết bị đảo mạch đều gây nên sự không chính xác trong phép biến đổi. Các dao động trên đầu vào tham chiếu của một bộ so sánh đều có thể đưa đến kết quả dữ liệu bị thất thoát hoặc có một lượng lớn dữ liệu gởi vào hệ thống máy tính. Trong hình 2.7 và 2.8 chúng ta cần một tham chiếu điện áp V_{ref} *và đã dùng một mạng của bộ chia điện trở được mắc giữa các điện áp của nguồn hoặc điện áp dương và mặt đất. Mặc dầu mạch này có thể phù hợp với một vài mẫu thiết kế thí nghiệm nhanh, chi phí thấp nhưng giải pháp tốt hơn vẫn là sử dụng 1 chip tham chiếu điện áp chính xác. Phần nhiều trong số các chip này thật rẻ tiền, chúng xác lập một điện áp đầu ra*

không đổi, độc lập với nhiệt độ, và có thể hoạt động trong một miền diện rộng của các điện áp nguồn điện vào. Các thay đổi về điện áp nguồn điện vào không ảnh hưởng đến điện áp tham chiếu đầu ra của chúng. Một vài trong số các chip này sử dụng diode băng khe để tạo nên một điện áp không đổi 1.2V. Điện áp độc lập với nhiệt độ và theo sau là một bộ khuếch đại và một bộ đệm (các chủ điểm về bộ khuếch đại và bộ điện sẽ được trình bày trong chương 3) cung cấp các điện áp đầu ra chuẩn chẳng hạn như 2.5V, 5V hoặc 10V. Các chip tham chiếu khác sử dụng một diode Zener làm phần tham chiếu và theo sau là một bộ đệm và một bộ khuếch đại để cung cấp các điện áp ra +5V, -10V cũng như các đường đầu ra ±5V và ±10V. Một vài chip tham chiếu điện áp IC được dùng phổ biến nhất là REF-01(+10V), REF-02(5V), và REF-03 (2.5V). Chúng ta sử dụng REF-02 IC làm phần minh hoạ cho các thiết bị tham chiếu điện áp chính xác.

2. REF-02

REF-02 IC xuất ra một điện áp ổn định + 0,5V, điện áp này có thể điều chỉnh một đại lượng ± 6%(±300mV) bằng cách sử dụng một bộ chiếc áp bên ngoài như minh hoạ trong hình 2.11(a). Bộ chiếc áp 10kΩ cho phép điện áp đầu ra thực sự được phép điều chỉnh từ 4,7 đến 5,3 V. Như thế đối với một bộ đảo A/D 8 bít thì điện áp tham chiếu có thể được xác lập ra 5,12V, tạo nên một độ phân giải 20mV/bit. (Độ phân giải của các bộ biến đổi A/D được thảo luận chi tiết trong chương 14). REF-02 có thể hoạt động từ một điện áp nguồn vào từ 7 - 40V, làm cho nó trở thành một thiết bị tham chiếu điện áp lý tưởng có nhiều ứng dụng rộng rãi. Hai kiểu gói chung được minh họa trong hình 2.11(b) và (c).

3. Các ứng dụng của bộ dò tìm mức điện áp REF-02

Hình 2-11(d) minh họa cách thức mà REF-02 có thể được nối vào một bộ so sánh Op Amp để xác lập điện áp tham chiếu ở mức 5,0V. Trong mạch này, bộ chiếc áp điều chỉnh không được dùng và REF-02 được dùng trong cấu hình cơ sở của nó. Trong ứng dụng này, V_{ref} dành cho bộ so sánh sẽ nằm trong phạm vi ±15mV bởi vì đặc trưng của nhà sản xuất dùng cho điện áp đầu ra của REF-02 là 0.3% của 5,0V. Nếu bạn yêu cầu dung sai của V_{ref} ít hơn nữa, hãy sử dụng mạch điều chỉnh đầu ra như minh họa trong hình 2.11(a).

*Nếu bạn có yêu cầu phải có một điện áp tham chiếu ổn định nhưng biến thiên từ 0 - 5.0V thì bạn vẫn có thể sử dụng REF-02 với một độ chiếc áp được nối kết giữa cực đầu ra REF-02 và cực chung như minh họa trong hình 2.11(e). (*Lưu *ý: Bộ chiếc áp 5kΩ trong hình này cho phép chúng ta làm biến đổi V_{ref} dùng cho bộ so sánh). Chiếc áp này hiện không được dùng để điều chỉnh điện áp ra của REF-02 nhưng thay vào đó được dùng tham chiếu đầu vào bộ so sánh để V_{ref} có thể biến thiên từ 0 - 5.0V. Bạn vẫn có thể sử dụng mạch ở hình 2.11(a) nếu cần xác lập điện áp đầu ra cực đại của REF-02 sang 5.0V ±300mV. Pin nhiệt độ (pin 3) nếu REF-02 đang được dùng làm bộ cảm biến nhiệt.*

Topic 7

SIGNAL PROCESSING WITH VOLTAGE LEVEL DETECTORS

1. Introduction

Armed with only the knowledge gained thus far, we will make a sine-to-square wave converter, an analog-to-digital converter, and a pulse-width modulator out of the versatile op amp. These open-loop comparator (or voltage-level detector) applications are offered to show how easy it is to use op amps.


2. Sine-to-Square Wave Converter

The zero-crossing detector of Fig. 2-4 will convert the output of a sine-wave from a function generator into a variable-frequency square wave. If E_i is a sine wave, triangular wave, or a wave of any other shape that is symmetrical around zero, the zero-crossing detector's output will be square. The frequency of E_i should be below 100 Hz, for reasons that are explained in Lesson 10.


3. Sawtooth-to-Pulse Wave Converter

Zener Diode Method

The voltage level detector circuits of Section 2-4 can be used to convert a sawtooth wave to a pulse wave provided that the output of the op amp is modified to create only a positive pulse. This modification is shown in Fig. 2.12(a) and consists of a silicon diode, a resistor, and a zener diode in series. When the output voltage of the op amp is at $+V_{sat}$, the resistor limits the current to approximately 5 mA, enough



(a) Sawtooth-to-pulse wave converter circuit



(b) Input voltages

(c) Pulse output wave

FIGURE 2-12 A modification to a basic voltage-level detector converts a sawtooth wave to a pulse wave.

current to cause zener breakdown. For this condition the output voltage of the circuit, V_0, equals the zener voltage. V_z 5 4.7V in Fig. 2.12(a). When the op amp's output voltage is at - V_{sat}, diode D 1 is reversed biased and the op amp's output current is zero, hence $V_0 = 0$ V This circuit is a quick way of converting a sawtooth-to-pulse wave that is TTL compatible. The input and output waveforms are shown in Figs. 2.12(b) and (c), respectively. For this application, however, a better method is to use an integrated circuit called a comparator because we can get V_0 to swing between 0 and 5 V without the external diodes.

Comparator Method

Although comparator circuits are covered in detail in Lesson 4, comparator integrated circuit LM339 is introduced here so that a computer interfacing application using voltage-level detectors may be studied in the next section.

4. Quad Voltage Comparator, LM339

The pinouts and operation of a specialized op amp, the LM339, are shown in Figs. 2-13 and 2-14. The LM339 houses four independent op amps that have been specially designed to be flexible voltage comparators. We examine its operation by analyzing the role played by each terminal.




FIGURE 2-13 Connection diagram for the LM339 quad comparator. Four voltage comparators are contained in one 14-pin dual-in-line package.


Power supply terminals

Pins 3 and 12 are positive and negative supply voltage terminals, respectively, for all four comparators. Maximum supply voltage between pins 3 and 12 is ± 18 V. In most applications, the negative supply terminal, pin 12, is grounded. Then pin 3 can be any voltage from 2 to 36 V dc. The LM339 is used primarily for single-supply operation.

Output terminals


The output terminal of each op amp is an open-collector *npn* transistor. Each transistor collector is connected to the respective output terminals 2, 1, 14, and 13. All emitters are connected together and then to pin 12. If pin 12 is grounded, the output terminal acts like a switch. A closed switch extends the ground from pin 12 to the output terminal [see Fig. 2-14(b)].

If you want the output to go high when the switch is open, you must install a pullup resistor and an external voltage source. As shown in Fig. 2-14(a), this feature allows easy interfacing between a ± 15-V analog system and a 5-V digital system. The output terminal should not sink more than 16 mA.



(a) If (+) input is above (−) input, the output switch is open; V_o is set by the digital system.

FIGURE 2-14 Operation of an LM339 (open collector output) comparator. When E_d is positive in (a), V_o goes high. V_o is determined by an external positive supply, pull-up resistor RP and any external load resistor. If E_d is negative as in (b), the output goes low to essentially ground potential.



(b) If (+) input is below (−) input, the output switch is closed and sinks 2 mA of current from pull-up resistor R_p and the 5 V supply.

FIGURE 2-14 *(continued)*

Input terminals

The input terminals are differential. Use Eq. (2-1) to determine the sign for E_d. If E_d *is positive,* the output switch is *open,* as in Fig. 2-14(a). If E_d *is negative,* the output switch is *closed,* as in Fig. 2-14(b). Unlike many other op amps, the input terminals can be brought down to ground potential when pin 12 is grounded.

Summary

If the (+) input of an LM339 is *above* its (-) input, the output is pulled *high* by the pull-up resistor. If the (+) input is *below* the (-) input, the output is pulled *down* to the ground potential at pin 12. We now have information to analyze a pulse-width modulator application.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Introduction: *Giới thiệu*
- Sine-to-Square Wave Converter: *Bộ biến đổi sóng từ hình sine sang hình vuông*
- Sawtooth-to-Pulse Wave Converter: *Bộ biến đổi dạng sóng từ hình răng cưa sang xung*
- Quad Voltage Comparator LM339: *Bộ so sánh điện áp quad LM339*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

1. Giới thiệu:

Để có được kiến thức chuyên sâu hơn, chúng ta sẽ tạo nên một bộ biến đổi dạng sóng từ hình sine sang sóng vuông, một bộ đảo mạch tương tự sang kỹ thuật số và một bộ biến điệu độ rộng xung bên ngoài khuôn khổ của Op Amp đa dạng. Các ứng dụng của bộ so sánh vòng lặp mở này (hoặc bộ dò tìm mức điện áp) được đề cập để minh họa cho biết cách sử dụng Op Amp dễ dàng như thế nào.

2. Bộ biến đổi sóng từ hình sine sang hình vuông

Bộ dò tìm cắt góc của hình 2.4 sẽ biến đổi đầu ra của sóng hình sine từ một máy phát sang một dạng sóng tần số thay đổi. Nếu E_i là một sóng hình sine, sóng tam giác, hoặc một sóng có hình dạng bất kỳ đối xứng xung quanh điểm zero, thì đầu ra của bộ dò tìm cắt góc sẽ là vuông. Tần số của E_i sẽ nằm bên dưới của 100Hz, điều này sẽ được giải thích chi tiết trong chương 10.

3. Bộ biến đổi dạng sóng từ hình răng cưa sang xung

Phương pháp Diode Zener

Các mạch trong bộ dò tìm mức điện áp ở phần 2.4 có thể dùng để biến đổi một dạng sóng răng cưa sang một sóng xung được cung cấp để đầu ra của Op Amp được điều chỉnh qua đó chỉ tạo nên một xung dương. Phần điều chỉnh này được minh hoạ trong hình 2.12(a) và bao gồm một diode silicon, một điện trở và một diode zener nối tiếp. Lúc điện áp đầu ra của một Op Amp nằm tại giá trị +V_{sat} thì điện trở sẽ giới hạn cường độ dòng điện sang giá trị gần đúng 5mA, điều này đủ cho dòng điện gây nên hiệu ứng đánh thủng zener. Trong điều kiện này, điện áp đầu ra của mạch là V0 phải bằng với điện áp zener. Vz 54,7V như trong hình 2.12(a). Lúc điện áp đầu ra của Op Amp nằm tại giá trị -V_{sat}, thì diode D1 là thiên áp đảo và cường độ dòng điện ra của Op Amp bằng zero, ở đây V_0 = 0V. Mạch điện này là một cách thức nhanh chóng để biến đổi một dạng sóng hình răng cưa sang dạng xung vốn tương thích TTL. Các dạng sóng đầu vào và đầu ra được minh họa trong hình 2.12(b) và (c) tương ứng. Tuy nhiên, đối với ứng dụng này có một phương pháp tốt hơn và sử dụng một mạch tích hợp được gọi là bộ so sánh bởi vì chúng ta có thể nhận được V_0 xê dịch giữa 0 và 5V mà không cần phải có các diode bên ngoài.

Sự điều chỉnh đến một bộ dò tìm mức điện áp cơ bản sẽ biến đổi một dạng sóng răng cưa sang dạng sóng xung.

Phương pháp dùng bộ so sánh

Mặc dầu các mạch của bộ so sánh sẽ được trình bày chi tiết trong chương 4, nhưng mạch tích hợp của bộ so sánh LM339 cũng được giới thiệu ở đây để một ứng dụng giao tiếp máy tính bằng cách sử dụng các bộ dò tìm mức điện áp có thể được nghiên cứu trong phần kế tiếp.

4. Bộ so sánh điện áp quad LM339

Các pinout và hoạt động của một Op Amp chuyên biệt, LM339, được minh hoạ trong hình 2.13 và 2.14. LM339 có chứa bốn Op Amp độc lập được thiết kế một cách đặc biệt làm các bộ so sánh điện áp đa dạng. Chúng ta xem xét hoạt động của nó bằng cách phân tích vai trò mà mỗi một cực phải thực hiện.

Các cực của nguồn điện

Các pin 3 và 12 là các cực điện áp nguồn dương và âm tương ứng dùng cho tất cả bốn bộ so sánh. Điện áp cực đại giữa các pin 3 và 12 là ±18V. Trong hầu hết mỗi ứng dụng, cực cung cấp âm, pin 12, được tiếp đất. Sau đó pin 3 có thể nhận bất kỳ điện áp nào từ 0 đến 36V dc. LM339 được dùng một cách cơ bản cho hoạt động cung cấp đơn thuần.

Các cực đầu ra

Cực đầu ra của mỗi một Op Amp là một transistor npn *bộ góp mở. Mỗi bộ góp transistor được nối kết với các cực đầu ra tương ứng 2, 1, 14 và 13. Tất cả các cực phát đều được nối kết lại với nhau và nối vào pin 12. Nếu pin 12 được tiếp đất, thì cực đầu ra hoạt động giống như một công tắc. Công tắc đóng mở rộng đến đất từ pin 12 đến cực đầu ra [xem hình 1.14(b)].*

Nếu bạn muốn đầu ra có giá trị cao lúc công tắc mở, bạn phải cài đặt một điện trở kéo lên và một nguồn điện áp bên ngoài. Như minh họa trong hình 2.14(a), tính năng này cho phép dễ dàng giao tiếp giữa hệ thống tương tự ±15V và một hệ thống kỹ thuật số 5V. Cực đầu ra sẽ không giữ lâu giá trị lớn hơn 16mA.

Các cực đầu vào

Các cực đầu vào thì khác hẳn. Sử dụng phương trình 2-1 để xác định dấu của E_d. Nếu E_d là dương, thì công tắc

đầu ra mở như trong hình 2.14(a). Nếu E_d âm thì công tắc đầu ra đóng như trong hình 2.14(b). Không giống như các Op Amp khác, các cực vào có thể được truyền xuống điện thế đất lúc pin 12 được tiếp đất.

Tóm lược


Nếu đầu vào (+) của một LM339 nằm bên trên đầu vào (-) của nó thì đầu ra được kéo lên giá trị cao bởi một điện trở kéo lên. Nếu đầu vào (+) nằm bên dưới đầu vào (-) thì đầu ra được kéo xuống điện áp đất tại pin 12. Bây giờ chúng ta có thông tin để phân tích một bộ biến điệu độ rộng xung.

Topic 8


COMPUTER INTERFACING WITH VOLTAGE-LEVEL DETECTORS

1. Introduction

There are many characteristics of our environment or manufacturing processes that change very slowly. Examples are room temperature or the temperature of a large acid bath. A transducer can convert temperature changes to resistance or current changes. In Lessons 5 and 8 we show how you can convert these resistance or current changes into voltage changes quite easily with an op amp and a few parts.



(a) Block diagram of a temperature-to-voltage converter.



(b) Input–output characteristic of a temperature-to-voltage converter.


FIGURE 2-15 An example of how room or a process temperature is measured electronically.

Assume that you have available a circuit that gives 0 to 5 V out for a room-temperature change of 0° to 50°C (see Fig. 2-15). The output, Vtemp, can now be used as a measurement of temperature, or it can be used to control temperature. Suppose that you want to send this temperature information to a computer so that the computer could monitor, control, or change room temperature. A voltage-level detector can accomplish this task. To understand how this can be done, we present a *pulse-width modulator* using the LM339 comparator.

2. Pulse-Width Modulator, Noninverting

The LM339 comparator in Fig. 2-16(a) compares two input voltages, E_c and V_{temp}. [Figure 2-16(b) is similar to Fig. 2-12(a).] A sawtooth wave, E_c, with constant frequency is connected to the (-)input. It is called a *carrier wave*. V_{temp} is a temperature-controlled voltage. Its rate of change must be much less than that of E_c. In this design, V_{temp} is the signal from the temperature transducer. It can be treated as a variable reference voltage when Fig. 2-16(a) is compared to Fig. 2-12(a) or Fig. 2-5(b).

In this circuit the *input signal is defined as* V_{temp}. The *output is defined as the high time,* T_H of V_o. In Fig. 2-16(b), the output




(a) Noninverting pulse-width-modulator circuit.

FIGURE 2-16 V_{temp} is defined as the input signal in (a). As V_{temp} *increases* from 0 to 5 V the high time of output voltage V_o *increases* from 0 to 10 ms. The circuit is called a *noninverting pulsewidth modulator.*

stays high for 2 ms when $V_{temp} = 1$ V. If V_{temp} increases to 4 V, high time T_H increases to 8 ms as in Fig. 2-16(c).

Operation of the circuit is summarized by the input-output



(b) $V_{temp} = 1$ V, $T_H = 2$ ms.

(c) $V_{temp} = 4$ V, $T_H = 8$ ms.

(d) Input voltage V_{temp} vs. output high time T_H.

FIGURE 2-16 *(continued)*

characteristics in Fig. 216(d). The width of output pulse T_H is changed (modulated) by V_{temp}. The constant period of the output wave is set by E_c. *Thus E_c carries the information contained in* V_{temp}.V_o is then said to be a pulse-width-modulated wave. The input-output equation is

$$\text{output } T_H = (V_{temp})\frac{T}{E_{CM}} \qquad (2\text{-}3)$$

where T = period of sawtooth carrier wave

E_{CM} = *maximum* peak voltage of a sawtooth carrier

Example 2-2 shows that the pulse-width modulator can also be called a *duty-cycle controller.*

EXAMPLE 2-2

A 10-V, 50-Hz sawtooth wave is pulse-width modulated by a *4-V* signal. Find the output's (a) high time; (b) duty cycle.

Solution

Period T is found from the reciprocal of the frequency:

$$T_H = \frac{1}{f} = \frac{1}{50Hz} = 20ms$$

(a) From Eq. (2-3),

$$T_H = (4V)\frac{20ms}{10V} = 8ms$$

(b) Duty cycle is defined as the ratio of high time to the period and is expressed in percent:

$$\text{duty cycle } = \frac{T_H}{T}x100 = \frac{8ms}{20ms}x100 \qquad (2\text{-}4)$$

Thus the output stays high for *40%* of each signal.

3. Inverting and Noninverting Pulse-Width Modulators

Figure 2-17 shows the difference between noninverting and inverting pulse-width modulators. If signal V_{temp} is applied to the (+) input, the circuit is defined as noninverting [see Figs. 2-17(a), (b), and (c)]. The *slope* of T_H versus V_{temp} rises to the right and is *positive* or *noninverting*.






FIGURE 2-17 Output high time *increases* as input V_{temp} *increases* in a noninverting pulse-width modulator [see (a), (b), and (c)]. Output high time *decreases* as V_{temp} *increases* in an *inverting* pulse-width modulator.



(e) Output T_H vs. V_{temp} $T = 10$ ms.



(f) Output T_H vs. V_{temp} $T = 10$ ms.

FIGURE 2-17 *(continued)*

V_{temp} is applied to the (-) input in Fig. 2-17(d). As V_{temp} increases, T_H decreases. The *slope of* T_H versus V_{temp} is shown in Fig. 2-17(f) and is *negative*. The inverting performance equation is

EXAMPLE 2-3

Calculate the output high time *if* V_{temp} = 4 V in Fig. 2-17(d).

Solution

From Eq. (2-5),

$$T_H = 10ms(1 - \frac{4V}{5V}) = 2ms$$

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

Introduction: *Giới thiệu*

Pulse-Width Modulator, Noninverting: *Bộ biến điệu độ rộng xung không đảo mạch.*

Inverting and Noninverting Pulse-Width Modulators: *Bộ biến điệu độ rộng xung đảo mạch và không đảo mạch.*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

1. Giới thiệu:

Có nhiều đặc trưng trong môi trường của chúng ta hoặc trong quy trình xử lý vốn thay đổi rất chậm. Các ví dụ đó là nhiệt độ phòng hoặc nhiệt độ của một bồn axit lớn. Một bộ hỗ biến transducer có thể biến đổi các thay đổi nhiệt độ sang các thay đổi về điện trở hoặc cường độ dòng điện. Trong chương 5 và chương 8 chúng ta minh hoạ cách để biến đổi những thay đổi những điện trở hoặc dòng điện sang các thay đổi về điện áp một cách dễ dàng bằng cách sử dụng một Op Amp và một vài bộ phận khác.

Giả sử rằng chúng ta có một mạch cho ta điện áp ra từ 0 -5V ứng với thay đổi nhiệt độ phòng từ 0-50°C (xem hình 2.15). Điện áp đầu ra V_{temp} bây giờ có thể được dùng làm phương tiện đo nhiệt độ hoặc nó có thể được dùng để điều khiển nhiệt độ. Giả sử rằng bạn muốn gởi thông tin nhiệt độ sang một máy tính để máy tính có thể giám sát, điều khiển hoặc làm thay đổi nhiệt độ phòng. Một bộ dò tìm mức điện áp có thể hoàn tất tác vụ này. Để tìm hiểu cách thức nó hoạt động, chúng ta trình bày một bộ biến điệu độ rộng xung bằng cách sử dụng bộ so sánh LM339.

2. Bộ biến điệu độ rộng xung không đảo mạch.

Bộ so sánh LM339 trong hình 2.16(a) so sánh hai điện áp đầu vào là E_c và V_{temp}. [Hình 2.16(b) tương tự như hình 2.12(a)]. Một dạng sóng răng cưa E_c với tần số không đổi được nối kết với đầu vào (-). Nó được gọi là sóng mang. V_{temp} là một điện áp điều khiển nhiệt độ. Tốc độ thay đổi của nó phải nhỏ hơn nhiều so với E_c. Trong phần thiết kế này, V_{temp} là tín hiệu từ bộ cảm biến nhiệt độ. Nó có thể

được xử lý như là điện áp tham chiếu biến thiên lúc hình 2.16(a) được so sánh với hình (2.12(a) hoặc hình 2.5(b).

Trong mạch này tín hiệu được xác định là V_{temp}. Đầu ra được xác định là thời gian cao, T_H của V_0. Trong hình 2.16(b) đầu ra vẫn ở giá trị cao trong vòng 2 ms lúc V_{temp} = 1V. Nếu V_{temp} tăng lên đến 4V, thì thời gian T_H tăng đến 8 ms như trong hình 2.16(c).

Hoạt động của mạch này được khái quát hóa bởi các đặc trưng đầu vào - đầu ra trong hình 2.16(d). Chiều rộng của xung đầu ra T_H được thay đổi (bị biến điệu) bởi V_{temp}. Hằng số chu kỳ của sóng đầu ra được xác lập bởi E_c. Như vậy E_c tải thông tin được chứa trong V_{temp}. V_0 được gọi là sóng biến điệu độ rộng xung. Phương trình đầu vào - đầu ra là:

$$\text{đầu ra } T_H = (V_{temp})\frac{T}{E_{CM}}$$

Trong đó: T = *chu kỳ của sóng mang hình răng cưa*

E_{CM} = *điện áp cực đại của một sóng mang hình răng cưa.*

Ví dụ 2.2 cho thấy rằng bộ biến điệu độ rộng xung cũng có thể được gọi là bộ điều khiển chu kỳ hoạt động (duty cycle controller).

3. Bộ biến điệu độ rộng xung đảo mạch và không đảo mạch.

Hình 2.17 biểu thị sự khác biệt giữa bộ biến điệu độ rộng xung không đảo mạch và đảo mạch. Nếu tín hiệu V_{temp} được áp vào đầu vào (+), thì mạch được xác định là không đảo mạch [xem hình (2.17(a), (b) và (c). Độ dốc của T_H biến

thiên theo V_{temp} tăng về phía bên phải và dương hoặc không đảo mạch.

V_{temp} được áp vào đầu vào (-) trong hình 2.17(d). Khi V_{temp} tăng, thì T_H giảm. Độ dốc của T_H biến thiên theo V_{temp} được minh hoạ theo hình 2.17(f) và là âm. Phương trình hoạt động đảo mạch là:

$$T_H = T(1 - \frac{V_{temp}}{E_{CM}})$$

Topic 9

A PULSE-WIDTH MODULATOR INTERFACE TO A MICROCONTROLLER

Either circuit of Fig. 2-17 can be used to transmit temperature information as a pulse-width modulated signal to a computer. The advantage of such an analog interface circuit is to eliminate a voltage drop over distances of several hundred feet. Thus the pulse-width modulator can interface an analog signal with an input port of a microcontroller (see Fig. 218). The temperature is first converted to a voltage by the sensor. A noninverting pulsewidth modulator then converts this analog voltage to an output that is digital in nature; that is, its output is either high or low and the high time is directly proportional to temperature.




FIGURE 2-18 Block diagram of a computerized temperature measurement.

The computer programmer can perform the analog-to-digital cony ersion of the high time to a digital code. This may be done by using a 1-ms timing loop and counting the number of times that the loop is executed. Another and more efficient method is to use the internal counter designed

into most microcontrollers. The 0-to-5-V transition *of* V_o *is* used to start the microcontroller's counter and the 5-to-0-V transition stops the counter. The count, which is automatically stored in one of the microcontroller's internal registers, is directly proportional to the temperature.

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - *Bài dịch*

MỘT BỘ BIẾN ĐIỆU ĐỘ RỘNG XUNG GIAO TIẾP VỚI BỘ VI ĐIỀU KHIỂN

Mỗi một mạch trong hình 2.17 có thể được dùng để truyền thông tin nhiệt độ dưới dạng một tín hiệu điều biến độ rộng xung và máy tính. Ưu điểm của một mạch giao tiếp tương tự như thế là giới hạn được độ sụt áp trên một khoảng cách nhiều trăm mét. Bộ biến điệu độ rộng xung như thế có thể giao tiếp một tín hiệu tương tự với một cổng vào bộ vi điều khiển (xem hình 2.18). Trước tiên nhiệt độ được biến đổi sang một điện áp bởi một bộ cảm quang. Một bộ biến điệu độ rộng xung không đảo mạch sau đó sẽ biến đổi điện áp này sang một đầu ra có bản chất ở dạng kỹ thuật số, có nghĩa là đầu ra của nó hoặc cao hoặc thấp và thời gian cao, thì tỷ lệ thuận với nhiệt độ.

Người lập trình máy tính có thể thực hiện phép biến đổi tương tự sang kỹ thuật số của thời gian cao cho một mã kỹ thuật số. Điều này có thể thực hiện bằng cách sử dụng một vòng lặp thời gian 1ms và đếm số lần mà vòng lặp được thực thi. Còn một phương pháp khác hiệu quả hơn đó là sử dụng bộ đếm bên trong được thiết kế vào hầu hết bộ vi xử lý. Vùng chuyển tiếp từ 0 cho đến 5V của V_o *được dùng để khởi động bộ đếm của bộ vi điều khiển và vùng chuyển tiếp từ 5 đến 0V làm ngưng bộ đếm. Số đếm được lưu trữ một cách tự động vào một trong các bộ vi bên trong của bộ vi điều khiển, số này tỷ lệ thuận với nhiệt độ.*

Topic 10

OP AMP COMPARATOR CIRCUIT SIMULATION

1. Introduction

PSpice is a software package for analog and digital design analysis. Students who are studying op amps usually have already used PSpice in previous courses, so all the PSpice fundamentals are not introduced; however, enough introduction steps are included throughout this text to allow first-time users to create and analyze their circuits.

2. Creating, Initializing, and Simulating a Circuit

Let us create and analyze the noninverting positive-level detector circuit shown in Fig. 2-5(a). We will use a sine wave for the input signal because it is easy to obtain from the basic parts list. (*Note:* The parts list does not contain a triangular waveform although one can be created, which we will do in a later lesson.) To create and simulate Fig. 2-5(a), open a new worksheet either by clicking on **File = > New**, or if the PSpice window is not open, double-click on the Schematics icon in the window. If necessary, enlarge the work area to fill the entire screen.

The basic parts list browser may be obtained by clicking Draw from the Menu bar and then clicking **Get New Part** from the drop-down menu. These steps will be represented by

Draw = > Get New Part

A shortcut for obtaining the parts list is to click the icon on the toolbar. *(Note:* The icon symbol is different for different versions of PSpice.) Either method produces a popup menu that contains the **Parts Browser's** basic list. Click **Advanced** » and the basic menu expands to include a window to show you the part before you place it in the work area. Other libraries of parts can be obtained by clicking on the **Libraries** button.

The general guidelines for creating and simulating a circuit in PSpice are:

1. Open a new work area.
2. Obtain each part from the parts list and place it in the work area. Then close the parts list.
3. Arrange the parts the way they appear in the circuit schematic.
4. Interconnect the parts.
5. Change any attribute value(s) for a part if necessary.
6. Initialize setup parameters-**Analysis => Setup**.
7. Initialize probe setup if you want a plot-**Analysis = > Probe Setup**
8. Save the schematic as a file with the .SCH extension.
9. Ensure there are no wiring errors-**Analysis => Create Netlist.**
10. Execute the program to observe the results-**Analysis => Simulate.**

Let us create the noninverting positive-level detector circuit of Fig. 2-5(a) by calling up the following parts and placing them in the work area. It is easier if you get all the parts at once and place them in the right section of the work area, close the parts list, and then arrange the parts as they appear

in the circuit schematic. For this application, we will use three do supplies for + V, - V, and V_{ref}.

Draw => Get New Part

Part	Number	Version 6.2 Library
=> UA741	pins 1 and 5 are shown but not used	**eval. slb**
=> VDC	place three for $+V$, $-V$, and V_{ref}	**source.slb**
=> VSIN	sine wave	**source.slb**
=> GLOBAL	place six	**port.slb**
=> AGND	analog ground, place five	**port.slb**
=> R	resistor for RL	**analog.slb**

Close the parts list and arrange the parts as in Fig. 2-5(a). *(Note:* The op amp PSpice model comes from the parts list with the inverting terminal at the bottom and the noninverting terminal at the top of the diagram. For now we will leave it with this orientation. The terminals can be switched if the op amp is rotated twice and then flipped. In this new orientation, however, + V is at the bottom and - V is at the top.) To interconnect the parts, click **Draw => Wire** or click the thin Pencil icon in the toolbar. Figure 2-19 shows how the parts can be interconnected.




FIGURE 2-19 PSpice model of a noninverting comparator circuit.

The parts in this circuit that require setting new values (attributes) are the three do supply voltages; the six globals; the sine wave's amplitude, frequency, and offset; and the value of R_L. Changing a part's attributes is done by first double-clicking on the part or value to be changed and then entering the new value. Double-clicking highlights the part or value in red and then opens an attribute box that allows you to enter the new value.

One at a time, double-click on 0 V and set the voltages at the supplies as:

+V = 15V

-V = 15 V (Note the orientation of this supply.)

V_{ref} = 6V

One at a time, set the six GLOBAL labels as:

+V-at pin 7 of the op amp and that connected to + 15 V

-V-at pin 4 of the op amp and that connected to -15 V

V_{ref}-at pin 2 of the op amp and the source used for V_{ref}

Similarly the label of the resistor and its value can be changed to R_L and 10 kΩ, respectively. To change the attributes of the input sine-wave signal, double-click the symbol and a VSIN attribute box appears. One at a time, change each attribute by doubleclicking the attribute and setting the new value in the window. For this circuit, amplitude, frequency, and offset values have to be changed as shown:

AMPL = to 10 V = > **Save Attr = > Change Display = > Both name and value**

FREQ = to 100 Hz = > **Save Attr = > Change Display = > Both name and value**

VOFF = to O V = > Save Attr (not necessary to change display for this application)

In this application, we want a plot of E_i, Vrea and V_o versus time similar to what is shown in Fig. 2-5(a). In order to do this, we first must add the location of E_i and V_o to the op amp's inverting and output terminal, respectively. The location of V_{ref} is already shown on the circuit diagram. This step is done by double-clicking the "wire" connection at the point of interest and entering the label in the window of the pop-up box. Figure 219 shows the completed schematic ready for analysis. To obtain these plots, open **Analysis _> Probe Setup** and click Automatically Run Probe After Simulation. Now open **Analysis = > Setup** and click the box next to **Transient.** An x appears indicating it has been selected. Now click on **Transient** and set Print Step to 0,05 ms and Final Time to 20 ms. This will allow Probe to display two complete cycles of a 100-Hz sine wave.

Save the file by **File => Save** or by clicking the Disk icon in the toolbar. You may use any file name but be sure to use extension .SCH. A check of the wiring corrections is done by creating a netlist-**Analysis => Create Netlist.** A warning appears if there are any wiring errors. Click OK and a list of the error locations) is obtained. If there are no errors, then the circuit is ready to run the simulation program. This step is done by **Analysis => Simulate** or using the hot key F11. The Probe window (a black screen) appears. To plot the graphs, use **Trace => Add** and click **V[Ei], V[V_{ref}], and V[V_o]** and then OK. The three waveforms should now be plotted as shown in Fig. 2-20. To add labels to the graphs, use **Tools => Label => Text** and a text box appears. Type in the label you wish to place on the graph and then click OK. Use the mouse to place the label where you want it and repeat the procedure for any new labels. To add arrows, use **Tools => Label => Arrow.** Use the mouse to place the tail of the arrow at the starting point and draw out the arrow. Click the left mouse button to stop and the completed arrow




FIGURE 2-2 UPSpice output display for a 10-V sine wave input and a reference level of 6 V

COMPREHENSION - ĐỌC HIỂU

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

1. Giới thiệu:

PSpice là một gói phần mềm dùng để phân tích thiết kế mạch tương tự và kỹ thuật số. Những sinh viên đang nghiên cứu Op Amp thường đã từng sử dụng PSpice vì thế PSpice không được trình bày ở đây; tuy nhiên, các bước giới thiệu đầy đủ cũng được trình bày thông qua bài này cho phép những người đầu tiên sử dụng tạo và phân tích các mạch của họ.

2. Tạo, khởi đầu và mô phỏng một mạch

Chúng ta hãy phân tích mạch bộ dò tìm mức dương không

đảo mạch được minh hoạ trong hình 2.5(a). Chúng ta sẽ sử dụng một dạng sóng hình sine dành cho tín hiệu vào. Bởi vì ta sẽ dễ dàng tìm được từ danh sách các phần cơ bản. (Lưu ý: *Danh sách các phần không có chứa một dạng sóng hình tam giác mặc dầu dạng sóng này có thể được tạo ra và chúng ta sẽ được nghiên cứu nó trong chương kế tiếp). Để tạo và mô phỏng hình 2.5(a), hãy mở một trang bảng tính mới bằng cách nhấp lên* ***File => New,*** *hoặc nếu cửa sổ PSpice không mở, hãy nhấp đôi lên biểu tượng Schematics trong cửa sổ. Nếu cần, hãy mở rộng vùng làm việc để lấp đầy toàn bộ màn hình.*

Bộ trình duyệt liệt kê các phần cơ bản có thể tìm thấy bằng cách nhấp lên ***Draw*** *từ thanh Menu rồi nhấp* ***Get New Part*** *từ* ***Menu*** *đổ xuống. Các bước này sẽ được trình bày bởi* ***Draw => Get New Part***

Có một bước tắt để tìm danh sách các thành phần đó là nhấp lên các biểu tượng trên thanh công cụ. (Lưu ý: *ký hiệu biểu tượng này khác nhau của PSpice). Mỗi một phương pháp đều tạo một menu bật lên có chứa danh sách cơ bản của* ***Parts Browser.*** *Hãy nhấp vào* ***Advanced >>*** *và menu cơ bản mở rộng để có chứa một cửa sổ qua đó biểu thị cho bạn phần trước khi bạn đưa nó vào vùng làm việc. Các thư viện của các phần khác có thể được tìm bằng cách nhấp lên nút* ***Libraries.***

Các chỉ dẫn chung để tạo và mô phỏng một mạch trong PSpice là:

1. *Mở một vùng làm việc mới.*
2. *Tìm mỗi một phần từ danh sách các phần và đưa nó vào vùng làm việc. Sau đó đóng danh sách các phần.*
3. *Sắp xếp các phần theo cách mà chúng xuất hiện trong sơ đồ mạch điện.*

4. *Nối kết các phần*
5. *Thay đổi bất kỳ giá trị thuộc tính nào dùng cho một phần nếu thấy cần.*
6. *Khởi tạo các tham số xác lập* ***Analysis => Setup.***
7. *Khởi tạo việc xác lập dò tìm nếu bạn muốn có vẽ một sơ đồ* ***Analysis => Probe Setup***
8. *Lưu sơ đồ dưới dạng một file với phần mở rộng là SCH*
9. *Bảo đảm rằng không có lỗi về quấn dây* ***Analysis => Creat Netlist.***
10. *Thực thi chương trình để tìm kết quả* ***Analysis => Simulate.***

Bây giờ chúng ta hãy tạo mạch của bộ dò tìm mức dương không đảo mạch ở hình 2.5 (a) bằng cách hiển thị các phần sau đây và đưa chúng vào vùng làm việc. Điều này sẽ được thực hiện dễ dàng nếu các bạn có tất cả các phần cùng một lúc và đưa chúng vào phần bên phải của vùng làm việc, đóng danh sách các phần lại sắp xếp các phần y như chúng xuất hiện trong sơ đồ mạch. Đối với ứng dụng này chúng ta sẽ sử dụng 3 nguồn điện DC dùng cho +V, -V, và Vref.

Draw => Get New Part

Đóng các phần và sắp xếp các phần như trong hình 2.5(a). (Lưu ý: Mô hình Op Amp PSpice đưa ra từ danh sách các phần với cực dày đảo mạch nằm ở đáy và cực không đảo mạch nằm ở đầu của sơ đồ. Bây giờ chúng ta sẽ làm việc theo chiều hướng này, các cực có thể được đảo mạch nếu Op Amp được quay hai lần và sau đó bị lật. Tuy nhiên theo hướng mới này thì +V nằm ở đáy và -V nằm ở đỉnh. Để nội kết các phần, hãy nhấp vào ***Draw => Wire*** *hoặc nhấp*

biểu tượng Pencil trên thanh công cụ. Hình 2.19 biểu thị cách nối kết các bộ phận.

Các phần trong mạch này yêu cầu không xác lập giá trị mới (các thuộc tính) đó là 3 nguồn điện áp DC, sáu hình cầu, biên bộ của sóng hình sine, tần số của độ dịch chuyển và giá trị R_L. Việc thay đổi các thuộc tính của một phần được thực hiện bằng cách trước tiên nhấp đôi lên phần hoặc giá trị cần phải được thay đổi, sau đó nhập vào giá trị mới. Việc nhấp đôi sẽ làm bật sáng phần hoặc giá trị sang màu đỏ sau đó mở ra một hộp thuộc tính và cho phép bạn nhập giá trị mới.

Hãy nhấp đôi lên 0 V và xác lập các điện áp tại các nguồn như sau:

(Lưu ý: *hướng của nguồn này)*

+V = 15V

-V = 15V

Vref = 6V

Xác lập 6 ký hiệu hình cầu như sau:

+V tại pin 7 của Op Amp và nối kết với +15V.

-V tại pin 4 của Op Amp và nối kết với -15V.

Vref tại pin 2 của Op Amp và nguồn được dùng cho Vref.

Tương tự ký hiệu được dành cho điện trở và giá trị của nó có thể được thay đổi sang R_L và10 kΩ. Để thay đổi các thuộc tính của tín hiệu sóng hình sine đầu vào, hãy nhấp đôi lên biểu tượng và hộp thuộc tính VSIN xuất hiện. Lần lượt thay đổi một thuộc tính bằng cách nhấp đôi lên thuộc đó và cài đặt giá trị mới trong cửa sổ. Đối với mạch này, biên độ, tần số và các giá trị dịch chuyển đều phải bị thay đổi như sau:

AMPL** = to 10V => **Save Attr** => **Change Display** => **Both name and value

FREQ**= to 100 Hz => **Save Attr** => **Change Display** =>**Both name and value

***VOFF = to** 0V => **Save Attr** (Không cần phải thay đổi chế độ hiển thị dành cho ứng dụng này)*

*Trong ứng này chúng ta muốn vẽ một đồ thị E_p, V_{ref} và V_0 biến thiên theo thời gian tương tự như những gì được minh họa trong hình 2.5(a). Để thực hiện điều này, trước tiên chúng ta phải bổ sung thêm vị trí của E_p, V_0 vào các cực đầu ra và đảo mạch của Op Amp tương ứng. Vị trí của V_{ref} đã được minh hoạ sẵn trên sơ đồ mạch điện. Bước này được thực hiện bằng cách nhấp đôi lên nối kết "dây" tại điểm đang khảo sát và nhập vào ký hiệu trong cửa sổ của hộp mở ra. Hình 2.19 biểu thị sơ đồ hoàn chỉnh để phân tích. Để tìm các đồ thị này hãy mở **Analysis => Probe Setup** rồi nhấp Automatically Run Probe After Simulation. Bây giờ mở **Analysis => Setup** rồi nhấp hộp nằm kế bên trên **Transient**. Một chữ x xuất hiện chỉ cho biết rằng nó đã được chọn. Bây giờ đã nhấp lên **Transient** rồi xác lập **Print Step** sang 0.05ms và **Final Time** sang 20ms. Điều này cho phép **Probe** hiển thị hai chu kỳ hoàn chỉnh của một sóng hình sine 100Hz.*

*Lưu **file** dưới tên **File => Save** hoặc bằng cách nhấp lên biểu tượng Disk trên thanh công cụ. Bây giờ bạn có thể sử dụng bất cứ tên file nào nhưng phải bảo đảm sử dụng phần mở rộng .SCH. Cần kiểm tra các phần nối kết dây bằng cách tạo danh sách mạng **Analysis => Create Netlist**. Một dấu hiệu cảnh báo xuất hiện nếu có bất cứ lỗi nào trong việc cuốn dây. Nhấp **OK** vào một danh sách vị trí lỗi sẽ được tìm thấy. Nếu không có lỗi thì mạch chuẩn bị để chạy chương trình mô phỏng. Bước này được thực hiện*

bằng cách sử dụng ***Analysis => Simulate*** *hoặc bằng cách sử dụng phím nóng F11.*

Probe Window (màn hình màu đen) xuất hiện. Để vẽ đồ thị hãy dùng ***Trace => Add*** *rồi nhấp* **V[E_i], và V[V_{ref}], V[V_o]** *rồi nhấp OK. Ba dạng sóng bây giờ được vẽ minh hoạ như trong hình 2.20. Để bổ sung ký hiệu vào sơ đồ hãy sử dụng* ***Tools => Label => Text*** *và một text box xuất hiện. Hãy gõ nhập ký hiệu mà bạn muốn đặt vào trong đồ thị, sau đó nhấp OK. Sử dụng chuột để đặt ký hiệu vào nơi mà bạn muốn và lặp lại thủ tục cho bất cứ nhãn mới nào. Để bổ sung thêm các mũi tên, hãy sử dụng* ***Tools => Label => Arrow.*** *Dùng chuột để đặt đuôi của mũi tên tại điểm bắt đầu và vẽ mũi tên. Hãy nhấp nút trái chuột để ngưng và mũi tên hoàn chỉnh được vẽ.*

PROBLEMS

2-1. Name the five basic terminals of an op amp.

2-2. Name the manufacturer of an AD741 op amp.

2-3. A 741 op amp is manufactured in an 8-pin dual-in-line package. What are the terminal numbers for the (a) inverting input; (b) noninverting input; (c) output?

2-4. A 741 op amp is connected to a ±15-V supply. What are the output terminal's operating limits under normal conditions with respect to (a) output voltage; (b) output current?

2-5. When the load resistor of an op amp is short-circuited, what is the op amp's (a) output voltage; (b) approximate output current?




FIGURE 2-6

2-6. Both op amps of Fig. P2-6 are in 14-pin dual-in-line packages. (a) Number the terminals. (b) Calculate E_d. (c) Find V_o.

2-7. E_i is applied to the (-) input and ground to the (+) input of a 741 in Fig. P2-7. Sketch accurately (a) V_o vs. t and (b) V_o vs. E_i.

2-8. Swap the input connections to E_i and ground in Fig. P2-7. Sketch (a) V_0 vs. t and (b) V_0 vs. E_i.

2-9. Refer to Problems 2-7 and 2-8. Which circuit is the noninverting zero-crossing detector, and which is the inverting zero-crossing detector?


2-10. To which input would you connect a reference voltage to make an inverting level detector?

2-11. You need a 741 noninverting voltage-level detector. (a) Will the output be at $+V_{sat}$ or $-V_{sat}$ when the signal voltage is above the reference voltage? (b) To which input do you connect the signal?

2-12. Design a reference voltage that can be varied from 0 to -5 V Assume that the negative supply voltage is -15 V.

2-13. Design a 0 to +50 mV adjustable reference voltage. Derive it from the + 15 V supply.

2-14. The frequency of carrier wave E_i is constant at 50 Hz in Fig. P2-14. If V_{temp} = 5 V, (a) calculate high time T_H; (b) plot V_o vs. time.






FIGURE P2-7

2-15. Assume that V_{temp} is varied from 0 V to +10 V_{in} Problem 2-14. Plot T_H vs. V_{temp}.

2-16. In Fig. P2-16, E_{in} is a triangle wave. The amplitude is -5 V to +5 V and the frequency is 100 Hz. Sketch

accurately the graphs of (a) V_o vs. E_{in}; (b) V_o vs. t.




FIGURE P2-14

2-17. Draw the schematic of a circuit whose output voltage will go positive to $+V_{sat}$, when the input signal crosses +5 V in the positive direction.

2-18. Is the solution of Problem 2-17 classified as an inverting or noninverting comparator?




FIGURE P2-16

2-19. Draw a circuit whose output goes to $+V_{sat}$ when the input signal is below -4 V The output should be at $-V_{sat}$ when the input is above -4 V

2-20. Does the solution circuit for Problem 2-19 represent an (a) inverting or noninverting, (b) positive- or negative-voltage-level detector?

LESSON
3

Inverting and Noninverting Amplifiers

LEARNING OBJECTIVES

Upon completing this chapter on inverting and noninverting amplifiers, you will be able to:

- ❑ Draw the circuit for an inverting amplifier and calculate all voltages and currents for a given input signal.
- ❑ Draw the circuit for a noninverting amplifier and calculate all voltages and currents.
- ❑ Plot the output voltage waveshape and output-input characteristics of either an inverting or a noninverting amplifier for any input voltage waveshape.
- ❑ Design an amplifier to meet a gain and input resistance specification.
- ❑ Build an inverting or noninverting adder and audio mixer.
- ❑ Use a voltage follower to make an ideal voltage source.
- ❑ Create a negative output voltage from a positive reference voltage.
- ❑ Add a do offset voltage to an ac signal voltage.
- ❑ Measure the average value of several signals.
- ❑ Design with single-supply op amps.
- ❑ Build a subtractor.
- ❑ Design a signal conditioning circuit for a temperature sensor.
- ❑ Analyze inverting and noninverting amplifier circuits using PSpice.

MỤC ĐÍCH YÊU CẦU VÀ BỐ CỤC

Khi hoàn thành chương này các bộ khuếch đại đảo mạch hoặc không đảo mạch sẽ có thể:

- *Vẽ sơ đồ mạch điện của một bộ khuếch đại đảo mạch và tính tất cả điện áp và cường độ dòng điện ứng với một tín hiệu đầu vào đã được cho.*
- *Vẽ mạch điện ứng với một bộ khuếch đại không đảo mạch và tính tất cả các điện áp và cường độ dòng điện.*
- *Vẽ đồ thị dạng sóng của điện áp đầu ra và các đặc trưng đầu vào đầu ra của bộ khuếch đại đảo mạch hoặc một bộ khuếch đại không đảo mạch ứng với bất cứ dạng sóng điện áp đầu vào nào.*
- *Thiết kế một bộ khuếch đại để đáp ứng một độ lợi và một đặc trưng điện trở đầu vào.*
- *Tạo một bộ cộng đảo mạch hoặc không đảo mạch và một bộ trộn âm thanh.*
- *Sử dụng một bộ lặp lại điện áp để tạo nên một nguồn điện áp lý tưởng.*
- *Tạo một điện áp đầu ra âm từ một điện áp tham chiếu dương.*
- *Cộng một điện áp dịch chuyển DC và một điện áp tín hiệu AC.*
- *Đo giá trị trung bình của nhiều tín hiệu.*
- *Thiết kế với các Op Amp một nguồn.*
- *Cấu tạo một bộ từ.*
- *Thiết kế một mạch điều kiện tín hiệu dành cho một bộ cảm biến nhiệt độ.*
- *Phân tích các mạch của bộ khuếch đại đảo mạch và không đảo mạch bằng cách sử dụng PSpice.*

INTRODUCTION

This chapter uses the op amp in one of its most important applications-making an amplifier. An *amplifier* is a circuit that receives a signal at its input and delivers an undistorted larger version of the signal at its output. All circuits in this chapter have one feature in common: An external feedback resistor is connected between the output terminal and (-) input terminal. This type of circuit is called a *negative feedback circuit.*

There are many advantages obtained with negative feedback, all based on the fact that circuit performance no longer depends on the open-loop gain of the op amp, A_{OL}. By adding the feedback resistor, we form a loop from output to (-) input. The resulting circuit now has a *closed-loop gain* or *amplifier gain,* A_{CL}, which is independent of A_{OL} (provided that A_{OL} is much larger than A_{CL}).

As will be shown, the closed-loop gain, A_{CL}, depends only on external resistors. For best results 1 % resistors should be used, and A_{CL} will be known within 1 %. Note that adding external resistors does not change the open-loop gain A_{OL}. A_{OL} still varies from op amp to op amp, so adding negative feedback will allow us to ignore changes in A_{OL} as long as A_{OL} is large. We begin with the inverting amplifier to show that A_{CL} depends simply on the ratio of two resistors.

Topic 3

THE INVERTING AMPLIFIER

1. Introduction

The circuit of Fig. 3-1 is one of the most widely used op amp circuits. It is an amplifier whose closed-loop gain from E_i to V_o is set by R_f and R_i. It can amplify ac or dc signals. To understand how this circuit operates, we make two realistic simplifying assumptions that were introduced in Lesson 2.

1. The voltage E_d between the (+) and (-) inputs is essentially 0 if V_o is not in saturation.
2. The current drawn by either the (+) or the (-) input terminal is negligible.




FIGURE 3-1 A positive input voltage is applied to the (-) input of an inverting amplifier. R_i converts this voltage to a current, I; R_f converts I back into an amplified version of E_i.

2. Positive Voltage Applied to the Inverting Input

In Fig. 3-1, positive voltage E_i is applied through input resistor R_i to the op amp's (-) input. Negative feedback is provided by feedback resistor R_f. The voltage between the (+) and (-) inputs is essentially equal to 0V. Therefore, the (-) input terminal is also at 0V, so ground potential is at the (-) input. For this reason, the (-) input is said to be at virtual ground.

Since one side of R_i is at E_i and the other is at 0V, the voltage drop across R_i is E_i. The current i through R_i is found from Ohm's law:

$$I = \frac{E_i}{R_i} \tag{3.1a}$$

R_i includes the resistance of the signal generator. This point is discussed further in Topic *3-5.2*.

All of the input current I flows through R_f, since a negligible amount is drawn by the (-) input terminal. Note that the current through R_f *is* set by R_i and E_i; not by R_f, V_o, or the op amp.

The voltage drop across R_f is simply $I\,(R_f)$, or

$$V_{R_f} = I \times R_f = \frac{E_i}{R_i} R_f \tag{3.1b}$$

As shown in Fig. *3-1,* one side of R_f and one side of load R_L are connected. The voltage from this connection to ground is V_o. The other sides of R_f *and* of R_L are at ground potential. Therefore, V_o equals V_{R_f} (the voltage across R_f). To obtain the polarity of V_o, note that the left side of R_f is at ground potential. The current direction established by E_i forces the right side of R_f *to go* negative. Therefore, V_o is negative when E_i is positive. Equat-

ing V_o with V_{Rf} and adding a minus sign to signify that V_o goes negative when E_i goes positive, we have

$$V_0 = -E_i \frac{R_f}{R_i} \qquad (3.2a)$$

Now, introducing the definition that the closed-loop gain of the amplifier is A_{CL}, we rewrite E_q. (3-2a) as

$$A_{CL} = \frac{V_0}{E_i} = -\frac{R_f}{R_i} \qquad (3.2b)$$

The minus sign in E_q. (3-2b) shows that the polarity of the output V_o is inverted with respect to E_i. For this reason, the circuit of Fig. 3-1 is called an *inverting amplifier*.

3. Load and Output Currents

The load current I_L that flows through R_L is determined only by R_L and V_o and is furnished from the op amp's output terminal. Thus $I_L = \frac{V_0}{R_L}$.. The current I through R_f must also be furnished by the output terminal. Therefore, the op amp output current I_0 is

$$I_0 = I + I_L \qquad (3.3)$$

EXAMPLE 3-1

For Fig. 3-1, let R_f = *100* kΩ, R_i = *10* kΩ, and E_i = *1*V. Calculate (a) 1; (b) V_o; (c) *Acs*.

Solution

(a) From E_q. (3-1a),

$$I = \frac{E_i}{R_i} = \frac{1V}{10k\Omega} = 0.1mA$$

(b) From E_q. (3-2a),

$$V_o = -\frac{R_f}{R_i} \times E_i = \frac{100k\Omega}{10k\Omega}(1V) = -10V$$

(c) Using E_q. (3-2b), we obtain

$$A_{CL} = \frac{R_f}{R_i} = \frac{100k\Omega}{10k\Omega}(1V) = -10V$$

This answer may be checked by taking the ratio of V_o to E_i:

$$A_{CL} = \frac{V_0}{E_i} = -\frac{10V}{1V} = -10$$

EXAMPLE 3-2

Using the values given in Example 3-1 and R_L = 25 kΩ, determine (a) I_L; (b) the total current into the output pin of the op amp.

Solution

(a) Using the value of Vo calculated in Example 3-1, we obtain

$$I_L = \frac{V_0}{R_L} = \frac{10V}{25k\Omega} = 0.4mA$$

The direction of current is shown in Fig. 3-1.

(b) Using Eq. (3-3) and the value of I from Example 3-1, we obtain

$$I_0 = I + I_L = 0.1mA + 0.4mA = 0.5mA$$

The input resistance seen by E_i is R_i. In order to keep input resistance of the circuit high, R_i should be equal to or greater than 10 Ω.

Note: The maximum value of I_o is usually between 5 and 10 mA.

4. Negative Voltage Applied to the Inverting Input

Figure 3-2 shows a negative voltage, E_i applied via R_i to the inverting input. All the principles and equations of Topic 3-1.1 to 3-1.3 still apply. The only difference between Figs. 3-1 and 3-2 is the direction of the currents. Reversing the polarity of the input voltage, E_i, reverses the direction of all currents and the voltage polarities. Now the output of the amplifier will go positive when E_i goes negative.




FIGURE 3-2 Negative voltage applied to the (-) input of an inverting amplifier.

EXAMPLE 3-3

For Fig. 3-2, let R_f = 250 kΩ, R_i = 10 kΩ, and E_i = -0.5 V. Calculate (a) I; (b) the voltage across R_f, (c) V_o.

Solution

(a) From Eq. (3-la),

$$I = \frac{E_i}{R_i} = \frac{0.5V}{10k\Omega} = 50\mu A = 0.05mA$$

(b) From Eq. (3-lb),

$V_{Rf} = I \times R_f$

= (50 μA)(250kΩ)

=12.5V

(c) From Eq. (3-2a),

$$V_0 = -\frac{R_f}{R_i} \times E_i = -\frac{250k\Omega}{10k\Omega}(-0.5V) = +12.5V)$$

Thus the magnitude of the output voltage does equal the voltage across R_f, and A_{CL} = -25.

EXAMPLE 3-4

Using the values in Example 3-3, determine (a) R_L for a load current of 2 mA; (b) I_o; (c) the circuit's input resistance.

Solution

(a) Using Ohm's law and V_o from Example 3-3,

$$R_L = \frac{V_0}{I_L} = \frac{12.5V}{2mA} = 6.25k\Omega$$


(b) From Eq. (3-3) and Example 3-3,

$$I_o = I + I_L = 0.05\text{ mA} + 2\text{ mA} = 2.05\text{mA}$$

(c) The circuit's input resistance, or the resistance seen by E_i is $R_i = 10\text{ k}\Omega$. A PSpice model and simulation results are given in Topic 3-13.


5. Voltage Applied to the Inverting Input

Figure 3-3(a) shows an ac signal voltage E_i applied via R_i to the inverting input. For the positive half-cycle, the voltage polarities and the direction of currents are the same as in Fig. 3-1. For the negative half-cycle voltage, the polarities and direction of currents are the same as in Fig. 3-2. The output waveform is the negative (or 180° out of phase) of the input wave as shown in Fig. 3-3(b). That is, when E_i; is positive, V_o is negative; and vice versa. The equations developed in Topic .3-1.2 are applicable to Fig. 3-3 for ac voltages.




(a) Ac input voltage E_i is amplified by −2.

FIGURE 3-3 The inverting amplifier circuit in (a) has an ac input signal and a gain of -2. Time plots are shown in (b) and the output-input characteristic in (c). Note that the slope of V_o versus E_i; in (c) is the closed loop gain A_{CL} (rise/run = $\frac{V_O}{E_i}$).



(b) Oscilloscope display of E_i vs. t and V_o vs. t.



(c) xy scope display of V_o vs. E_i.

FIGURE 3-3 *(continued)*

EXAMPLE 3-5

For te circuit of Fig. 3-3, R_f = 20 kΩ and R_i = 10 kΩ, calculate the voltage gain A_{CL}.

Solution

From Eq. (3-2b),

$$A_{CL} = -\frac{R_f}{R_i} = \frac{-20k\Omega}{10k\Omega} = -2$$

EXAMPLE 3-6

If the input voltage in Example 3-5 is -5 V, determine the output voltage.

Solution

Using Eq. (3-2a) or rearranging Eq. (3-2b), we obtain

$$V_0 = -\frac{R_f}{R_i} \times E_i = A_{CL}E_i = (-2)(-5V) = 10V$$

See time 0 in Figs. 3-3(b) and (c). The frequency of the output and input signals is the same. A PSpice model and simulation are given in Topic 3-13. The simulation uses a 5-V peak sine wave with a frequency set at 500 Hz as the input signal.

6. Design Procedure

Following is an example of the design procedure for an inverting amplifier.

DESIGN EXAMPLE 3-7

Design an amplifier with a gain of -25. The input resistance R_{in} should equal or exceed 10 Ω.

Design Procedure

1. Choose the circuit type illustrated in Figs. 3-1 to 3-3.
2. Pick R_i = 10 kΩ (safe, prudent choice).
3. Calculate R_f from R_f = *(gain)*(R_i). (For this calculation, use the magnitude of gain.)

7. Analysis Procedure

You are interviewing for a job in the electronics field. The technical interviewer asks you to analyze the circuit. Assume that you recognize the circuit as that of an inverting amplifier. Then,

1. Look at R_i. State that the input resistance of the circuit equals the resistance of R_i.
2. Divide the value of R_f *by* the value of R_i. State that the magnitude of gain equals R_f/R_i. *Also,* the output voltage will be negative when the input voltage is positive.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Introduction: *Giới thiệu*
- Positive Voltage Applied to the Inverting Input: *Điện áp dương được áp vào đầu vào đảo mạch.*
- Load and Output Currents: *Cường độ dòng điện tải và cường độ dòng điện ra*
- Negative Voltage Applied to the Inverting Input: *Điện áp âm, điện áp vào đầu vào đảo mạch*
- Voltage Applied to the Inverting Input: *Điện áp được áp vào đầu vào đảo mạch*
- Design Procedure: *Phương pháp thiết kế*
- Analysis Procedure: *Phương pháp phân tích*

Translate the sections 1, 2, 3, 4, 5 into Vietnamese - *Bài dịch các phần 1, 2, 3, 4, 5*

1. Giới thiệu:

Mạch ở hình 3.1 là một trong số các mạch Op Amp được dùng phổ biến nhất. Đây là một bộ khuếch đại mà độ lợi vòng khép kín của nó từ E_i đến V_0 được xác lập bởi R_f và R_i. Nó có thể khuếch đại các tín hiệu ac hoặc dc. Để hiểu hoạt động của các mạch này chúng ta phải sử dụng hai giả thiết được trình bày trong chương 2.

1. *Điện áp E_d giữa các đầu vào (+) và (-) là 0 nếu V_0 không ở trạng thái bão hoà.*
2. *Dòng điện cung cấp bởi mỗi một cực vào (+) hoặc (-) có thể bỏ qua.*

2. Điện áp dương được áp vào đầu vào đảo mạch.

Trong hình 3.1, điện áp dương E_i được áp thông qua điện trở vào R_i đến đầu vào (-) của Op Amp. Chức năng hồi tiếp âm được cung cấp bởi điện trở hồi tiếp R_f. Điện áp giữa các đầu vào (+) và (-) về mặt cơ bản bằng 0V. Do đó, cực đầu vào (-) cũng có giá trị 0V, vì thế điện thế đất nằm tại đầu vào (-). Vì lý do này mà đầu vào (-) được gọi là đầu vào tiếp đất.

Bởi vì một phía của R_i nằm tại E_i và phía kia thì nằm tại 0V, cho nên độ sụt áp của hai đầu R_i là E_i. Cường độ dòng điện I chạy qua R_i được tìm từ định luật Ohm:

$$I = \frac{E_i}{R_i} \qquad (3.1a)$$

R_i bao gồm điện trở của máy phát tín hiệu. Điều này sẽ được thảo luận chi tiết trong phần 3.5.2.

Tất cả các cường độ dòng điện vào I đều chạy qua R_f, bởi vì có một lượng dòng điện rất nhỏ chạy vào cực vào (-) dòng điện này có thể bỏ qua được. Lưu ý rằng cường độ dòng điện truyền qua R_f được xác lập bởi R_i và E_i chứ không phải bởi R_f, V_o, hoặc Op Amp.

Độ sụt áp giữa hai đầu của R_f là $I(R_f)$ hoặc

$$V_{R_f} = I \times R_f = \frac{E_i}{R_i} R_f \qquad (3.1b)$$

Như minh hoạ trong hình 3.1, một phía của R_f và một phía của R_L được nối với nhau. Từ nối kết này sẽ được tiếp với đất và điện áp này là V_o. Ở các phía khác của R_f và R_L là điện áp đất. Do đó $V_0 = V_{R_f}$ (hiệu điện thế giữa hai đầu R_f). Để tìm cực của V_o, cần chú ý rằng phía bên trái của R_f là điện thế đất. Hiệu của dòng điện này được xác lập bởi E_i tác

động về phía bên phải của R_f tiến về phía âm. Do đó, V_0 là âm lúc E_i dương. Cho và bổ sung thêm một dấu trừ (-) để cho thấy rằng V_0 hướng về phía âm lúc E_i hướng về phía dương, chúng ta có phương trình

$$V_0 = -E_i \frac{R_f}{R_i} \qquad (3.2a)$$

Bây giờ, chúng ta đưa vào định nghĩa độ lợi của vòng khép kín của bộ khuếch đại là A_{CL}, và viết lại phương trình 3.2a như sau:

$$A_{CL} = \frac{V_0}{E_i} = -\frac{R_f}{R_i} \qquad (3.2b)$$

Dấu trừ trong phương trình 3.2b chứng tỏ rằng cực đầu ra V_0 bị đảo ngược tương ứng với E_i. Vì lý do này mà mạch của hình 3.1 được gọi là bộ khuếch đại đảo mạch.

3. Cường độ dòng điện tải và cường độ dòng điện ra.

Cường độ dòng điện tải là I_L truyền qua R_L được xác định bởi R_L và V_0 và được cung cấp từ cực đầu ra của Op Amp.

Như thế $I_L = \frac{V_0}{R_L}$. Cường độ dòng điện I chạy qua R_f cũng phải được cung cấp bởi cực ra. Do đó, cường độ dòng điện ra của Op Amp là I_0 bằng:

$$I_0 = I + I_L \qquad (3.3)$$

Lưu ý: *Giá trị cực đại của I_0 sẽ nằm giữa 5 và 10mA.*

4. Điện áp âm, điện áp vào đầu vào đảo mạch

Hình 3.2 biểu thị một điện áp âm E_i được áp thông qua R_i để đến đầu vào đảo mạch. Các nguyên lý và phương trình

của phần 3.1.1. đến 3.1.3. vẫn nghiệm đúng. Sự xác định duy nhất giữa hình 3.1 và 3.2 đó là chiều của dòng điện. Đảo ngược cực của điện áp đầu vào E_i, đảo ngược chiều của tất cả các cường độ dòng điện và các cực của điện áp. Bây giờ đầu ra của bộ khuếch đại sẽ tiến đến giá trị dương lúc E_i tiến đến giá trị âm.

5. Điện áp được áp vào đầu vào đảo mạch

Hình 3.3a biểu thị một điện áp ký hiệu ac là E_i được áp thông qua R_i để đến đầu vào của bộ đảo mạch. Trong nửa chu kỳ dương, các cực của điện áp và chiều của cường độ dòng điện giống hệt như trong hình 3.1. Trong nửa chu kỳ điện áp âm, các cực và chiều của dòng điện giống như trong hình 3.2. Dạng sóng đầu ra là âm (hoặc lệch pha 180^0) của sóng đầu vào như minh hoạ trong hình 3.3b. Điều đó có nghĩa rằng lúc E_i dương, thì V_0 âm và ngược lại. Các phương trình đã được cho trong mục 3.1.2 cũng có thể được áp dụng vào hình 3.3 dùng cho các điện áp ac.

Topic 4

INVERTING ADDER AND AUDIO MIXER

1. Inverting Adder

In the circuit of Fig. 3-4, V_o equals the sum of the input voltages with polarity reversed. Expressed mathematically,

$$V_o = -(E_1 + E_2 + E_3) \qquad (3\text{-}4)$$

Circuit operation is explained by noting that the summing point S and the (-) input are at ground potential. Current I_1 is set by E_1, and R, I_2 by E_2 and R, and I_3 by E_3 and R. Expressed mathematically,




FIGURE 3-4 Inverting adder, R = 10 kΩ.

$$I_1 = \frac{E_1}{R}, \quad I_2 = \frac{E_2}{R}, \quad I_3 = \frac{E_3}{R} \qquad (3.5)$$

Since the (-) input draws negligible current, I_1, I_2, and I_3 all flow through R_f. That is, the sum of the input currents flows through R_f and sets up a voltage drop across R_f equal to V_o, or

$$V_0 = -(I_1 + I_2 + I_3)\, R_f$$

Substituting for the currents from Eq. (3-5) and substituting R for R_f we obtain Eq. (3-4):

$$V_0 = -(\frac{E_1}{R} + \frac{E_2}{R} + \frac{E_3}{R})R = -(E_1 + E_2 + E_3)$$

EXAMPLE 3-8

In Fig. 3-4, $E_1 = 2$ V, $E_2 = 3$ V, $E_3 = 1$ V, and all resistors are 10 kΩ. Evaluate V_o.

Solution

From Eq. (3-4), V_o = -(2 V + 3 V + 1 V) = -6 V. The PSpice model for this circuit is shown in Fig. 3-24.

EXAMPLE 3-9

If the polarity of E_3 is reversed in Fig. 3-4 but the values are the same as in Example 3-8, find V_o.

Solution

From Eq. (3-4), V_o = -(2 V + 3 V - 1 V) = -4 V.

If only two input signals, E_1, and E_2, are needed, simply replace E_3 with a short circuit to ground. If four signals must be added, simply add another equal resistor R between the fourth signal and the summing point S. Equation (3-4) can be

changed to include any number of input voltages.

2. Audio Mixer

In the adder of Fig. 3-4, all the input currents flow through feedback resistor R_f. This means that I_1 does not affect I_2 or I_3. More generally, the input currents do *not* affect one another because each "sees" ground potential at the summing node. Therefore, the input currents-and consequently the input voltages E_1, E_2, and E_3-do *not* interact.

This feature is especially desirable in an audio mixer. For example, let E_1, E_2, and E_3 be replaced by microphones. The ac voltages from each microphone will be added or mixed at every instant. Then if one microphone is carrying guitar music, it will not come out of a second microphone facing the singer. If a 100-kΩ volume control is installed between each microphone and associated input resistor, their relative volumes can be adjusted and added. A weak singer can then be heard above a very loud guitar.

3. DC Offsetting an AC Signal


Some applications require that you add a dc offset voltage or current to an ac signal. Suppose that you must transmit an audio signal via an infrared emitting diode (IRED) or light-emitting diode. It is first necessary to bias the IRED on with a do current. Then the audio signal can be superimposed as an ac current that rides on or modulates the do current. The result is a light or infrared beam whose intensity changes directly with the audio signal. We illustrate this principle by an example.

EXAMPLE 3-10


Design a circuit that allows you to add a dc voltage to a triangle wave.


Solution

Select a two-channel adder circuit as in Fig. 3-5(a). A variable do offset voltage E_{dc}, is connected to one channel. The ac signal, E_{ac}, is connected to the other.




(a) Circuit to add a dc offset voltage E_{dc} to an ac signal voltage E_{ac}.





(b) Waveshapes of V_o for, $E_{dc} = 0$, −5 V, or +7 V.



(c) Output–input characteristic.

FIGURE 3-5 E_{ac} is transmitted with a gain of -1. If E_{dc} *is positive*, the average (dc) value of V_o is shifted *negative* by the same value.

Circuit analysis. *If* E_{dc}, *is 0 V*, E_{ac},~ appears inverted at V_o (gain is -1) [see Figs. 3-5(b) and (c)]. *If* E_{dc}, *is* -5 V, it appears at the output as a +5-V dc offset voltage upon which rides the inverted E_{ac}. *If* E_{dc} *is* +7 V, then E_{ac} *is* shifted *down* by 7 V Most function generators contain this type *of* circuit. We will return to this circuit in Topic 3-12 to design a signal conditioning circuit that interfaces between a temperature sensor and a microcontroller.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Inverting Adder: *Bộ cộng đảo mạch*
- Audio Mixer: *Bộ trộn audio*
- DC Offsetting an AC Signal: *Dịch chuyển điện áp hoặc cường độ dòng điện DC sang tín hiệu AC*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

1. Bộ cộng đảo mạch

Trong mạch điện ở hình 3.4, V_0 bằng tổng của các biến áp đầu vào với cực được đảo ngược. Trình bày dưới dạng toán học như sau:

$$V_0 = -(E_1 + E_2 + E_3) \quad (3.4)$$

Hoạt động của mạch này được giải thích bằng cách lưu ý rằng điểm tổng S và đầu vào (-) có điện thế ở đất. Dòng điện I_1 được xác lập bởi E_1 và R, I_2 bởi E_2 và R, và I_3 bởi E_3 và R. Biểu thị dưới dạng toán học như sau:

$$I_1 = \frac{E_1}{R}, \qquad I_2 = \frac{E_2}{R}, \qquad I_3 = \frac{E_3}{R} \quad (3.5)$$

Bởi vì, dòng điện qua đầu vào (-) là nhỏ không đáng kể nên I_1, I_2, và I_3 tất cả đều chạy qua R_f. Điều đó có nghĩa rằng tổng cường độ của các dòng điện vào chạy qua R_f và xác lập một hiệu điện thế giữa hai đầu $R_f = V_0$ hoặc:

$$V_0 = -(I_1 + I_2 + I_3) R_f$$

Thay thế cường độ dòng điện từ phương trình 3.5 và thay thế R cho R_f, ta tìm được phương trình 3.4:

$$V_0 = -(\frac{E_1}{R} + \frac{E_2}{R} + \frac{E_3}{R})R = -(E_1 + E_2 + E_3)$$

2. Bộ trộn audio:

Trong bộ cộng ở hình 3.4, tất cả dòng điện đầu vào đều chạy qua điện trở hồi tiếp R_f. Điều này có nghĩa rằng I_1 không ảnh hưởng đến I_2 hoặc I_3. Tổng quát hơn, các dòng điện đầu vào không ảnh hưởng đến dòng điện khác bởi vì mỗi một dòng điện đều giao tiếp với điện thế đất tại nút tổng. Do đó các dòng điện vào và các điện áp đầu vào E_1, E_2 và E_3 - không giao tiếp nhau.

Đặc tính này đặc biệt phù hợp trong một bộ trộn âm. Ví dụ cho E_1, E_2 và E_3 được thay thế bởi các microphone. Các điện áp ac từ mỗi một microphone sẽ được cộng hoặc được trộn với nhau theo mỗi một trường hợp. Sau đó nếu một microphone đang tải nhạc đàn ghi ta thì nó sẽ không sút ra khỏi microphone thứ hai đang ở trước mặt ca sĩ. Nếu bộ phận điều khiển âm lượng 100kΩ được lắp đặt giữa mỗi microphone và điện trở đầu vào liên kết, thì âm lượng tương đối của chúng có thể được điều chỉnh và được cộng vào.

3. Dịch chuyển điện áp hoặc cường độ dòng điện dc sang tín hiệu ac

Một vài ứng dụng yêu cầu rằng bạn phải bổ sung một điện áp hoặc cường độ dòng điện dc và một tín hiệu ac. Giả sử rằng bạn phải chuyển một tín hiệu âm thanh qua một diode phát hàm loại (IRED) hoặc diode phát sáng. Trước tiên điều cần nhất đó là phải tạo thiên áp cho IRED với một dòng điện dc. Sau đó tín hiệu âm thanh có thể được chồng chất làm một dòng ac để đè lên hoặc biến điệu dòng ac. Kết quả là một ánh sáng hoặc chùm hồng ngoại có cường độ thay đổi theo tín hiệu âm thanh. Chúng ta minh hoạ nguyên lý này qua ví dụ sau đây.

Giải thích mạch điện: *Nếu E_{dc} = 0V, thì E_{ac} xuất hiện bị đảo mạch tại V_0 (độ lợi = -1) [xem hình 3.5(b) và (c)]. Nếu E_{dc} = -5V, thì nó xuất hiện tại đầu ra dưới dạng là điện áp dịch chuyển +5V dc nó phủ lắp lên E_{ac} bị đảo ngược. Nếu E_{dc} là +7V, thì E_{ac} bị dịch chuyển xuống một lượng 7V. Hầu hết các máy tạo chức năng đều chứa kiểu mạch này. Chúng ta sẽ trở lại với mạch này trong mục 3.1.2 để thiết kế một mạch điều kiện tín hiệu giao tiếp giữa một bộ cảm biến nhiệt độ và một bộ vi điều khiển.*

Topic 3

MULTICHANNEL AMPLIFIER

1. The Need for a Multichannel Amplifier

Suppose you had low-, medium-, and high-level signal sources. You need to combine them and make their relative amplitudes reasonably equal. You can use a three-input adder circuit to combine the signals. The versatile adder circuit will also allow you to equalize the signal amplitudes at its output. Simply design the required gain for each input channel by the selection of R_f and input resistors R_1, R_2, and R_3 as shown in Fig. 3-6.




FIGURE 3-6 Multichannel amplifier. The inverting voltage gain of each channel depends on the values of its input resistor and R_f

2. Circuit Analysis

As shown in Fig. 3-6, each channel input signal sees its associated input resistor connected to a virtual ground at the op amp's (-) input. Therefore, the input resistance of each channel is equal to the corresponding value selected for R_1, R_2, or R_3.

Input currents I_1, I_2, and I_3 are added in feedback resistor R_f and then converted back to a voltage V_{R_f}

$$V_{R_f} = (I_1 + I_2 + I_3)R_f \tag{3.6a}$$

where

$$I_1 = \frac{E_1}{R_1}, \qquad I_2 = \frac{E_2}{R_2}, \qquad I_3 = \frac{E_3}{R_3} \tag{3.6b}$$

As was shown in Topic 3-2.1, output voltage $V_o = -V_{R_f}$ Therefore,

$$V_o = -\left(E_1\frac{R_f}{R_1} + E_2\frac{R_f}{R_2} + E_3\frac{R_f}{R_3}\right) \tag{3.7a}$$

Equation (3-7a) shows that the gain of each channel can be changed independently of the others by simply changing its input resistor.

$$A_{CL_1} = -\frac{R_f}{R_1}, \qquad A_{CL_2} = -\frac{R_f}{R_2}, \qquad A_{CL_3} = -\frac{R_f}{R_3} \tag{3.7b}$$

or

$$V_o = E_1A_{CL_1} + E_2A_{CL_2} + E_3A_{CL_3}$$

3. Design Procedure

Following is an example of the design procedure for a multichannel amplifier.

DESIGN EXAMPLE 3-11

Design a three-channel inverting amplifier. The gains for each channel will be

Channel number	Voltage gain
1	−10
2	−5
3	−2

Design Procedure

1. Select a *10-k*Ω resistor for the input resistance of the channel with the *highest* gain. Choose $R_1 = 10\ k\Omega$ since A_{CL_1} *is* the largest.
2. Calculate feedback resistor R_f from Eq. (3-7b):

$$A_{CL_1} = -\frac{R_f}{R_1}, \qquad -10 = -\frac{R_f}{10\ k\Omega}, \qquad R_f = 100\ k\Omega$$

3. Calculate the remaining input resistors from Eq. (3-7b) to get $R_2 = 20k\Omega$ and $R_3 = 50k\Omega$.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- The Need for a Multichannel Amplifier: *Nhu cầu của một bộ khuếch đại nhiều kênh.*
- Circuit Analysis: *Phân tích mạch điện*
- Design Procedure: *Phương pháp thiết kế.*

Translate the sections 1, 2, into Vietnamese - *Bài dịch các phần 1, 2*

1. Nhu cầu của một bộ khuếch đại nhiều kênh.

Giả sử bạn có một nguồn tín hiệu thấp, trung bình và mức cao. Bạn cần phải kết hợp chúng và làm cho các biên độ của chúng tương đối bằng nhau. Bạn có thể sử dụng một mạch của bộ cộng ba đầu vào để kết hợp các tín hiệu này. Mạch của bộ cộng đa năng cũng sẽ cho phép bạn làm bằng nhau các biên độ của tín hiệu tại đầu ra của chúng. Đơn giản chỉ cần thiết kế độ lợi cho mỗi một kênh đầu vào bằng cách chọn R_f và các điện trở đầu vào R_1, R_2 và R_3 như minh hoạ trong hình 3.6

2. Phân tích mạch điện

Như minh hoạ trong hình 3.6, mỗi một tín hiệu đầu vào kênh có điện trở đầu vào liên kết của nó được nối với một nguồn đất ảo tại đầu vào (-) của Op Amp. Do đó, điện trở đầu vào của mỗi một kênh bằng với giá trị tương ứng được chọn dành cho R_1, R_2 hoặc R_3.

Các cường độ dòng điện đầu vào I_1, I_2 và I_3 được cộng tại điện trở hồi tiếp R_f sau đó được biến đổi trở về với một điện áp V_{R_f}.

$$V_{R_f} = (I_1 + I_2 + I_3)R_f \quad (3.6a)$$

trong đó

$$I_1 = \frac{E_1}{R_1}, \qquad I_2 = \frac{E_2}{R_2}, \qquad I_3 = \frac{E_3}{R_3} \quad (3.6b)$$

Như được minh hoạ trong phần 3.2.1, điện áp $V_o = -V_{R_f}$.

Do đó:

$$V_o = -\left(E_1\frac{R_f}{R_1} + E_2\frac{R_f}{R_2} + E_3\frac{R_f}{R_3}\right) \qquad (3.7a)$$

Phương trình 3.7a cho thấy rằng độ lợi của mỗi một kênh có thể được thay đổi một cách độc lập với các kênh khác bằng cách thay đổi điện trở đầu vào của nó.

$$A_{CL_1} = -\frac{R_f}{R_1}, \qquad A_{CL_2} = -\frac{R_f}{R_2}, \qquad A_{CL_3} = -\frac{R_f}{R_3} \qquad (3.7b)$$

hoặc

$$V_o = E_1A_{CL_1} + E_2A_{CL_2} + E_3A_{CL_3}$$

Topic 4

INVERTING AVERAGING AMPLIFIER

Suppose that you had to measure the average temperature at three locations in a dwelling. First *make* three temperature-to-voltage converters (shown in Topic 5-14). Then connect their outputs to an *averaging* amplifier. An *averaging* amplifier gives an output voltage proportional to the average of all the input voltages. If there are three input voltages, the averager should add the input voltages and divide the sum by 3. The averager is the same circuit arrangement as the inverting adder in Fig. 3-4 or the inverting adder with gain in Fig. 3-6. The difference is that the input resistors are made equal to some convenient value R and the feedback resistor is made equal to R divided by the number of inputs. Let *n* equal the number of inputs. Then for a three-input averager, $n = 3$ and $R_f = R/3$. Proof is found by substituting into Eq. (3-7a), for $R_f = R/3$ and $R_1 = R_2 = R_3 = R$ to show that

$$V_o = -\left(\frac{E_1 + E_2 + E_3}{n}\right) \qquad (3.8)$$

EXAMPLE 3-12

In Fig. 3-4, $R_1 = R_2 = R_3 = R = 100k\Omega$ and $R_f = 100k\Omega/3 \approx 33\ k\Omega$. *If* $E_1 = +5V$, $E_2 = +5V$, and $E_3 = -1V$ find V_o.

Solution

Since $R_f = R/3$, the amplifier is an averager, and from Eq. (3-8) with $n = 3$, we have

$$V_o = -\left[\frac{5\text{ V} + 5\text{ V} + (-1\text{ V})}{3}\right] = -\frac{9\text{ V}}{3} = -3\text{ V}$$

Up to now we have dealt with amplifiers whose input signals were applied via R_i to the op amp's inverting input. We turn our attention next to amplifiers in which E_i is applied directly to the op amp's noninverting input.

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - *Bài dịch*

BỘ KHUẾCH ĐẠI TRUNG BÌNH ĐẢO MẠCH

Giả sử rằng bạn phải đo nhiệt độ trung bình tại 3 vị trí trong một chỗ ở. Trước tiên, bạn phải tạo 3 bộ biến đổi nhiệt độ sang điện áp (như trình bày trong mục 5.14). Kế tiếp hãy nối đầu ra của chúng với một bộ khuếch đại trung bình. Bộ khuếch đại trung bình cho ta điện áp đầu ra tỷ lệ thuận với giá trị trung bình của tất cả điện áp đầu vào. Nếu có 3 điện áp đầu vào thì bộ trung bình sẽ phải cộng các điện áp đầu vào này rồi chia tổng cho 3. Bộ trung bình có cách sắp xếp giống hệt như cách sắp xếp mạch trong bộ cộng đảo mạch ở hình 3.4 hoặc bộ cộng đảo mạch với độ lợi trong hình 3.6. Sự khác biệt đó là các điện trở đầu vào phải bằng với một giá trị quy ước nào đó R và điện trở hồi tiếp phải bằng với điện trở R và chia cho số các đầu vào. Gọi n là số các đầu vào. Do đó, ứng với một bộ trung bình đầu vào, n = 3, và R_f = R/3. Phép chứng minh được tìm bằng cách thay thế vào phương trình 3.7a, với R_f = R/3 và $R_1 = R_2 = R_3 = R$ ta chứng minh được rằng:

$$V_o = -\left(\frac{E_1 + E_2 + E_3}{n}\right) \tag{3.8}$$

Bây giờ chúng ta phải xử lý các bộ khuyếch đại mà tín hiệu đầu vào của nó được áp thông qua R_i để đưa vào đầu vào đảo mạch của một Op Amp. Kế tiếp chúng ta sẽ khảo sát các bộ khuếch đại mà E_i được áp trực tiếp vào đầu vào không đảo mạch của một Op Amp.

Topic 5

NONINVERTING AMPLIFIER


1. Circuit Analysis

Figure 3-7 is a noninverting amplifier; that is, the output voltage, V_o, is the same polarity as the input voltage, E_i. The input resistance of the inverting amplifier (Topic 3-1) is R_i, but the input resistance of the noninverting amplifier is extremely large, typically exceeding 100 $M\Omega$. Since there is practically 0 voltage between the (+) and (-) pins of the op amp, both pins are at the same potential E_i. Therefore, E_i appears across R_i. E_i causes current I to flow as given by


$$I = \frac{E_i}{R_1} \tag{3.9a}$$

The direction of I depends on the polarity of E_i. Compare Figs. 3-7(a) and (b). The input current to the op amp's (-) terminal is negligible. Therefore, I flows through R_f and the voltage drop across R_f is represented by V_{R_f} and expressed as

$$V_{R_f} = I\,(R_f) = \frac{R_f}{R_1}\,E_i \tag{3.9b}$$



(a) Positive input voltage



(b) Negative input voltages.

FIGURE 3-7 Voltage polarities and direction of currents for noninverting amplifiers.

Equations (3-9a) and (3-9b) are similar to Eqs. (3-1a) and (3-1b).

The output voltage V_o is found by adding the voltage drop across R_1, which is E_i, to the voltage across R_f, which is V_{R_f}:

$$V_o = E_i + \frac{R_f}{R_1} E_i$$

or

$$V_o = \left(1 + \frac{R_f}{R_1}\right) E_i \qquad (3.10a)$$

Rearranging Eq. (3-10a) to express voltage gain, we get

$$A_{CL} = \frac{V_o}{E_i} = 1 + \frac{R_f}{R_1} = \frac{R_f + R_1}{R_1} \tag{3.10b}$$

Equation (3-lOb) shows that the voltage gain of a noninverting amplifier is always greater than 1.

The load current I_L is given by V_o/R_L and therefore depends only on V_0 and R_L. I_0 is the op amp's output current and is given by Eq. (3-3).

EXAMPLE 3-13

(a) Find the voltage gain for the noninverting amplifier of Fig. 3-8. If E_i *is* a 100-Hz triangle wave with a 2-V peak, plot (b) V_o vs. t; *(c)* V_o *vs.* E_i

Solution

(a) From Eq. (3-lob),

$$A_{CL} = \frac{R_f + R_1}{R_1} = \frac{(40 + 10)\ \text{k}\Omega}{10\ \text{k}\Omega} = 5$$

(b) See Fig. 3-8(b). These are the waveshapes that would be seen on a dc-coupled, dualtrace oscilloscope.


(c) See Fig. 3-8(c). Set an oscilloscope for an x-y display, vertical 5 V/div, horizontal 1 V/div. Note that the slope rises to the right and is positive. Rise over run gives you the gain magnitude of +5.

2. Design Procedure


Following is an example of the design procedure for a noninverting amplifier.

DESIGN EXAMPLE 3-14

Design an amplifier with a gain of + 10.



(a) Noninverting amplifier circuit with gain of +5.



(b) Waveshape of V_o and E_i vs. t.

(c) Input–output characteristic of a noninverting amplifier.

FIGURE 3-8 Noninverting amplifier circuit analysis for Example 3-13.

Design Procedure

1. Since the gain is positive, select a noninverting amplifier. That is, we apply E_i to the op amp's (+) input.
2. Choose $R_1 = 10\ k\Omega$
3. Calculate R_f from Eq. (3-lob).

$$A_{CL} = 1 + \frac{R_f}{R_1}, \qquad 10 = 1 + \frac{R_f}{10\ k\Omega}, \qquad R_f = 9(10\ k\Omega) = 90\ k\Omega$$

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Circuit Analysis: *Phân tích mạch*
- Design Procedure: *Phương pháp thiết kế*

Translate the sections 1 into Vietnamese - *Bài dịch các phần 1*

1. Phân tích mạch

Hình 3.7 là một bộ khuếch đại không đảo mạch có nghĩa rằng điện áp đầu ra V_0 có cực giống hệt như điện áp đầu vào E_i. Điện trở đầu vào của bộ khuyếch đại đảo mạch (mục 3.1) là R_i, nhưng điện trở đầu vào của bộ khuếch đại không đảo mạch thì cực kỳ lớn nó vượt quá 100 MΩ. Bởi vì trong thực tế có một điện áp 0 giữa các pin (+) và pin (-) của Op Amp, cho nên cả hai pin đều có điện thếE_i giống nhau. Do đó, E_i xuất hiện giữa R_1. E_i cho phép dòng điện I truyền vào được cho bởi công thức

$$I = \frac{E_i}{R_1} \qquad (3.9a)$$

Kiểu của I phụ thuộc vào cực của E_i. Hãy so sánh hình 3.7(a) và (b). Dòng điện vào cực (-) của Op Amp có thể bỏ qua. Do đó, I truyền qua R_f và độ sụt áp giữa hai đầu R_f được biểu thị bởi V_{R_f} và được cho bởi công thức

$$V_{R_f} = I\,(R_f) = \frac{R_f}{R_1} E_i \qquad (3.9b)$$

Phương trình 3.9a và 3.9b giống như phương trình 3.1a và 3.1b. Điện áp đầu ra V_0 được tìm bằng cách cộng độ sụt áp giữa hai đầu của R_1, tức là E_i với điện áp giữa hai đầu R_f, tức là V_{R_f}.

$$V_o = E_i + \frac{R_f}{R_1} E_i$$

Hoặc :

$$V_o = \left(1 + \frac{R_f}{R_1}\right) E_i \qquad (3.10a)$$

Sắp xếp lại phương trình 3.10a để biểu thị độ lợi điện áp ta có được:

$$A_{CL} = \frac{V_o}{E_i} = 1 + \frac{R_f}{R_1} = \frac{R_f + R_1}{R_1} \qquad (3.10b)$$

Phương trình 3.10b chứng tỏ rằng độ lợi điện áp của bộ khuếch đại không đảo mạch thì luôn luôn lớn hơn 1.

Cường độ dòng điện tại I_L được cho bởi V_0 / R_L và chỉ phụ thuộc vào V_0 và R_L. I_0 là cường độ dòng điện đầu ra của Op Amp và được cho bởi phương trình 3.3.

Topic 6

VOLTAGE FOLLOWER

1. Introduction

The circuit of Fig. 3-9 is called a voltage follower, but it is also referred to as a source follower, unity-gain amplifier, buffer amplifier, or isolation amplifier. It is a special case of the noninverting amplifier. The input voltage, E_i, is applied directly to the (+) input. Since the voltage between (+) and (-) pins of the op amp can be considered 0,

$$V_0 = E_i \qquad (3.11a)$$

Note that the output voltage equals the input voltage in both magnitude and sign. Therefore, as the name of the circuit implies, the output voltage follows the input or source voltage. The voltage gain is 1 (or unity), as shown by

$$A_{CL} = \frac{V_o}{E_i} = 1 \qquad (3.11b)$$






FIGURE 3-9 Voltage follower.

EXAMPLE 3-15

For Fig. 3-10(a), determine (a) V_o; (b) I_L; (c) I_o.



(a) Voltage follower for a positive input voltage.



(b) Voltage follower for a negative input voltage.

FIGURE 3-10 Circuits for Example 3-15.

Solution

(a) From Eq. (3-lla),

$$V_o = E_i = 4V$$

(b) From Ohm's law,

$$I_L = \frac{V_o}{R_L} = \frac{4\text{ V}}{10\text{ k}\Omega} = 0.4\text{ mA}$$

(c) From Eq. (3-3),

$$I_0 = I + I_L$$

This circuit is still a negative-feedback amplifier because there is a connection between output and (-)input. Remember that it is negative feedback that forces E_d *to* be 0 V Also $I \approx 0$, since input terminals of op amps draw negligible current; therefore,

$$I_0 = 0 + 0.4\text{ mA} = 0.4\text{ mA}$$


If E_i were reversed, the polarity of V_0 the direction of currents would be reversed, as shown in Fig. 3-10(b).

2. Using the Voltage Follower


A question that arises quite often is "Why bother to use an amplifier with a gain of 1?" The answer is best seen if we compare a voltage follower with an inverting amplifier. In this example, we are not primarily concerned with the polarity of voltage gain but rather with the input loading effect.

The voltage follower is used because its input resistance is high (many megohms). Therefore, it draws negligible current from a signal source. For example, in Fig. 3-11(a) the signal source has an open circuit or generator voltage, E_{gen}, of 1.0 V. The generator's internal resistance is 90 kΩ. Since the input terminal of the op amp draws negligible cur-rent, the voltage drop across R_{int} is 0 V. The terminal voltage E_i of the signal source be-comes the input voltage to the amplifier and equals E_{gen}. Thus

$$V_0 = E_i = E_{gen}$$



(a) Essentially no current is drawn from E_{gen}. The output terminal of the op amp can supply up to 5 mA with a voltage held constant at E_{gen}.



(b) E_{gen} divides between its own internal resistance and amplifier input resistance.

FIGURE 3-11 Comparison of loading effect between an inverting amplifier and a voltage follower on a high-resistance source.

Now let us consider the same signal source connected to an inverting amplifier whose gain is -1 [see Fig. 3-11(b)]. As stated in Topic 3-1.3, the input resistance to an inverting amplifier is R_i. This causes the generator voltage E_{gen} to divide between R_{int} and R_i. Using the voltage division law to find the generator terminal voltage E_i yields

$$E_i = \frac{R_i}{R_{int} + R_i} \times E_{gen} = \frac{10\ \text{k}\Omega}{10\ \text{k}\Omega + 90\ \text{k}\Omega} \times (1.0\ \text{V}) = 0.1\ \text{V}$$

Thus it is this 0.1 V that becomes the input voltage to the inverting amplifier. If the inverting amplifier has a gain of only -1, the output voltage V_o is -0.1 V

In conclusion, if a high-impedance source is connected to an inverting amplifier, the voltage gain from V_o to E_{gen} is not set by R_f and R_i as given in Eq. (3-2b). The actual gain must include R_{int} as

$$\frac{V_o}{E_{gen}} = -\frac{R_f}{R_i + R_{int}} = -\frac{10\ \text{k}\Omega}{100\ \text{k}\Omega} = -0.1$$

If you must amplify and invert a signal from a high-impedance source and wish to draw no signal current, first *buffer* the source with a voltage follower. Then feed the follower's output into an inverter. If you need buffering and do not want to invert the input signal, use the noninverting amplifier.

COMPREHENSION - ĐỌC HIỂU

Translate the sections 1, 2 into Vietnamese - ***Bài dịch các phần 1, 2***

1. Giới thiệu

Mạch của hình 3.9 được gọi là bộ lặp lại điện áp nhưng nó cũng còn được gọi là một bộ lặp lại nguồn, một bộ khuếch đại độ lợi bằng đơn vị, bộ khuếch đại bền, hoặc bộ khuếch đại cô lập. Đây là một trường hợp đặc biệt của bộ khuếch đại không đảo mạch. Điện áp đầu vào E_i được áp trực tiếp với đầu vào (+). Bởi vì điện áp giữa các pin (+) và (-) của Op Amp có thể được xem bằng 0,

$$V_0 = E_i \qquad (3.11a)$$

Lưu ý rằng điện áp đầu ra bằng điện áp đầu vào về cả độ lớn lẫn dấu. Do đó, như tên của mạch đã ngụ ý, điện áp đầu ra lặp lại điện áp đầu vào hoặc nguồn. Độ lợi của điện áp bằng 1 (hoặc đơn vị) và được biểu thị công thức:

$$A_{CL} = \frac{V_o}{E_i} = 1 \qquad (3.11b)$$

2. Sử dụng bộ lặp lại điện áp

Một câu hỏi được đặt ra là "Tại sao lại bận tâm sử dụng một bộ khuếch đại với độ lợi bằng 1?". Câu trả lời là nếu chúng ta so sánh bộ lặp lại điện áp với một bộ khuếch đại

đảo mạch ta sẽ thấy rõ. Trong ví dụ này, chúng ta không quan tâm nhiều đến cực độ lợi của điện áp, nhưng chúng ta quan tâm đến ảnh hưởng tải đầu vào.

Bộ lặp lại điện áp được dùng bởi nhiều điện trở đầu vào của nó là cao (nhiều mega ohm). Do đó, nó cho chạy vào một dòng điện nhỏ không đáng kể tính từ nguồn tín hiệu. Ví dụ trong hình 3.11a nguồn tín hiệu có một mạch mở hoặc một điện áp của máy phát là E_{gen} bằng 1.0 V. Điện trở tăng của máy phát là 90 kΩ. Bởi vì cực đầu vào của op amp cho vào một dòng điện không đáng kể nên độ sụt áp giữa hai đầu R_{int} bằng 0 V. Điện áp cực E_i của nguồn tín hiệu trở nên điện áp đầu vào của bộ khuếch đại và bằng E_{gen}. Như vậy

$$V_0 = E_i = E_{gen}$$

Bây giờ chúng ta hãy khảo sát cùng nguồn tín hiệu như trên được nối với một bộ khuếch đại đảo mạch có độ lợi bằng -1 (xem hình 3.11b). Như đã trình bày trong phần 3-1.3, điện trở đầu vào cho một bộ khuếch đại đảo mạch là R_i. Điều này làm cho điện áp của máy phát E_{gen}, chia giữa R_{int} và R_i. Sử dụng định luật chia điện áp để tìm điện áp cực của máy phát E_i ta có được.

$$E_i = \frac{R_i}{R_{int} + R_i} \times E_{gen} = \frac{10\ k\Omega}{10\ k\Omega + 90\ k\Omega} \times (1.0\ V) = 0.1\ V$$

Như vậy điện áp ở đây bằng 0.1 V và nó trở thành điện áp đầu vào để đi vào bộ khuếch đại đảo mạch. Nếu bộ khuếch đại đảo mạch có độ lợi bằng -1 thì điện áp đầu ra V_0 là - 0,1 V.

Kết luận, nếu nguồn có điện trở cao được nối vào một bộ khuếch đại đảo mạch thì độ lợi điện áp từ V_0 cho đến E_{gen} không được xác lập bởi R_f và R_i như được cho trong phương trình (3-2b). Độ lợi thật sự phải có R_{int} và được cho

như sau:

$$\frac{V_0}{E_{gen}}=-\frac{R_f}{R_i+R_{int}}=-\frac{10k\Omega}{100k\Omega}=-0,1$$

Nếu chúng ta phải khuếch đại và biến đổi một tín hiệu từ một nguồn tổng trở cao và muốn không có dòng tín hiệu thì trước tiên phải đệm nguồn đó với một bộ lặp điện áp. Sau đó phải cung cấp đầu ra của bộ lặp điện áp cho một bộ đảo mạch. Nếu chúng ta cần đệm mà không muốn biến đổi tín hiệu đầu vào thì hãy sử dụng một bộ khuếch đại đảo mạch.

Topic 7

THE "IDEAL" VOLTAGE SOURCE

1. Definition and Awareness

The ideal voltage source is first encountered in textbooks concerned with fundamentals. By definition, the voltage does not vary regardless of how much current is drawn from it. You may not be aware of the fact that you create a perfect voltage source when you measure the frequency response of an amplifier or filter. We explain how this apparently perfect performance comes about in the next topic.

2. The Unrecognized Ideal Voltage Source

The lab or field procedure typically goes like this: Set the input signal amplitude at 0.2 V rms and frequency at the lowest limit. Measure output Vo. Hold E_{in} at 0.2 V rms for each measurement. Plot V_o or V_o/E_{in} versus frequency. As you dial higher frequencies, E_{in} begins to decrease (because of input capacitance loading). You automatically increase the function generator's volume control to hold E_{in} at 0.2 V. You have just, by definition, created an "ideal" voltage source. E_{in} never varied throughout the test sequence no matter how much current was drawn from it. This is an example of the unrecognized ideal voltage source.




FIGURE 3-12 A voltage divider and (+) supply voltage gives a 7.5-V test or reference voltage in (a). V_{ref} drops to 5 V in (b) when connected to an inverter. A voltage follower converts the voltage divider into an ideal voltage source in (c).

3. The Practical Ideal Voltage Source

A circuit schematic shows a battery symbol labeled -7.5 V. Your job is to make one. The convenient + 15-V supply voltage is available, and a simple voltage divider network gives 7.5 V as shown in Fig. 3-12(a). This 7.5-V source is fine as long as you never use it by connecting a load.

As shown in Fig. 3-12(b), R_i of the inverter appears in parallel with R_2 to form an equivalent resistance of $10\text{k}\Omega // 10\text{k}\Omega = 5\,\text{k}\Omega$.

The 15-V supply divides between $R_1 = 10\ k\Omega$ and $5\ k\Omega$, and V_{ref} drops to 5 V.


To preserve the value of any reference voltage, simply buffer it with a voltage follower. The 7.5-V reference voltage is connected to a voltage follower in Fig. 3-12(c). The output of the follower equals V_{ref}. You can extract up to 5 mA from the follower's output with no change in V_{ref}.

The buffer makes an excellent clandestine bug. You can monitor what is going on at any circuit point. Since a follower has a high input impedance, it draws negligible current from the circuit. Therefore, it is nearly impossible to detect.

4. Precise Voltage Sources

Topic 2-6 introduced precision voltage reference ICs such as the REF-02 (a precision +5-V reference chip). You can use these voltage reference chips with an inverting amplifier to create precise negative voltages as well as positive and negative voltages. The circuit of Figure 3-13 (a) shows how a negative voltage of -5 V can be created using the REF-02 and an inverting amplifier. This circuit has a lower parts count and more precision than the circuit of Figure 3-12(c). The parts count is obvious, and the precision is obtained by the REF-02 in place of R_i and R_f. Consider R_i and R_f to be 1% resistors. Then there is a possibility that one resistor could be + 1 % while the other is -1 %. This will produce an output voltage with a 2% error, which may not be acceptable for your design.

Another application using the REF-02 with an inverting amplifier is shown in Figure 3-13(b). This circuit creates a ±5-V source from a single REF-02 chip and an inverting amplifier.






FIGURE 3-13 (a) A -5 V precision output voltage; (b) a ± V output voltage.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Definition and Awareness: *Định nghĩa và cảnh báo*
- The Unrecognized Ideal Voltage Source: *Nguồn điện áp lý tưởng không được nhận biết*
- The Practical Ideal Voltage Source: *Nguồn điện áp lý tưởng thực tế*
- Precise Voltage Sources: *Nguồn điện áp chính xác*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

1. Định nghĩa và cảnh báo

Nguồn điện áp lý tưởng trước tiên theo định nghĩa thì điện áp không thay đổi bất kể cường độ dòng điện truyền qua nó bằng bao nhiêu. Bạn cần phải cảnh giác về sự kiện là bạn tạo ra một nguồn điện áp hoàn chỉnh lúc đo đáp tuyến tần số của bộ khuếch đại hoặc bộ lọc. Chúng ta giải thích hoạt động hoàn chỉnh này trong phần kế tiếp.

2. Nguồn điện áp lý tưởng không được nhận biết

Phương pháp ở phòng thí nghiệm như sau: Xác lập biên độ của tín hiệu tại 0.2 V rms và tần số ở giới hạn thấp nhất. Đo đầu ra V_0. Giữ cho E_{in} tại 0.2 V rms từng với mỗi số đo. Vẽ V_0 hoặc V_0/E_{in} biến thiên theo tần số. Khi bạn làm việc với các tần số cao hơn, E_{in} bắt đầu giảm (do bởi tải dung kháng đầu vào). Bạn tự động gia tăng phần điều khiển âm lượng của máy phát chức năng để giữ E_{in} tại 0.2 V. Theo định nghĩa thì bạn vừa mới tạo ra một nguồn điện áp "lý tưởng". E_{in} không bao giờ biến thiên trong suốt quy trình thử nghiệm cho dù dòng điện chạy qua nó bằng bao nhiêu.

Đây là một ví dụ về nguồn điện áp lý tưởng không được nhận biết.

3. Nguồn điện áp lý tưởng thực tế

Một sơ đồ mạch biểu thị ký hiệu ắc quy - 7.5 V. Công việc của bạn là tạo cho được sơ đồ này. Nguồn điện áp + 15 V quy ước đã có sẵn và mạng của bộ chia điện áp đơn giản cho ta 7.5 V như minh họa trong hình 3.12a. Nguồn 7.5 V này hoạt động tốt khi bạn không sử dụng nó bằng cách nối kết một tải.

Như minh họa trong hình 3.12b, R_i của bộ đảo mạch xuất hiện được nối song song với R_2 để tạo nên một điện trở tương đương 10 kΩ // 10 kΩ = 5kΩ. Nguồn 15 V chia giữa R_1 = 10 kΩ và 5 kΩ và V_{ref} giảm đến 5 V.

Để giữ lại giá trị của bất cứ tham chiếu nào, đơn giản hãy đệm nó bằng một bộ lọc điện áp. Điện áp tham chiếu 7.5 V được nối vào một bộ lặp lại điện áp trong hình 3.12c. Đầu ra của bộ lặp lại bằng V_{ref}. Bạn có thể xuất 5 mA từ đầu ra của bộ lặp lại mà không làm thay đổi V_{ref}

4. Nguồn điện áp chính xác

Phần 2.6 giới thiệu các IC tham chiếu điện áp chính xác chẳng hạn như REF- 02 (một chip tham chiếu + 5 V). Bạn có thể sử dụng các chip tham chiếu điện áp này với một bộ khuếch đại đảo mạch để tạo nên các điện áp âm chính xác cũng như các điện áp dương và âm. Mạch ở hình 3.13a minh họa cách mà một điện áp -5 V có thể được tạo ra bằng cách sử dụng REF- 02 và một bộ khuếch đại đảo mạch. Mạch này có một bộ đếm phần dưới thấp hơn và chính xác hơn mạch ở hình 3.12c. Bộ đếm các phần là hiển nhiên và độ chính xác được tìm thấy bởi REF- 02 ở chỗ của R_i và R_f. Khảo sát R_i và R_f là các điện trở 1%. Sau đó có khả năng là một điện trở có thể là +


1% trong khi điện trở kia là -1%. Điều này sẽ tạo ra một điện áp đầu ra với sai số 2%, nó không thể chấp nhận trong phần thiết kế của bạn.

Một ứng dụng khác bằng cách sử dụng REF- 02 với một bộ khuếch đại đảo mạch được minh họa trong hình 3.13b. Mạch này tạo nên một nguồn ± 5 V từ một chip REF- 02 và một bộ khuếch đại đảo mạch.

Topic 8

NONINVERTING ADDER

A three-input noninverting adder is constructed with a passive averager and noninverting amplifier as shown in Fig. 3-14(a). The passive averager circuit consists of three equal resistors R_A and the three voltages to be added. The output of the passive averager is E_{in}, where E_{in} is the average of E_1, E_2, and E_3, or $E_{in} = (E_1 + E_2 + E_3)/3$. Connect a voltage follower to E_{in} if you need a noninverting averager (in contrast with Sec. 3-4).




(a) Noninverting adder.

FIGURE 3-14 All resistors of an n-input noninverting adder are equal except the feedback resistor; choose $R = 10\ k\Omega$ and $R_A = 10\ k\Omega$. Then R_f equals R times the number of inputs minus one: $R_f = R(n-1)$.

Output V_o results from amplifying E_{in} by a gain equal to the number of inputs *n*. In Fig. 3-14(a), *n* = 3. Design the amplifier by choosing a convenient value for resistor *R*. Then find R_f from

$$R_f = R(n - 1) \tag{3-12}$$

As shown in Fig. 3-14(a), the value for R_f should be $R_f = 10\,k\Omega(3 - 1) = 20\,k\Omega$. If E_1, E_2, and E_3 are not ideal voltage sources, such as a battery or output of an op amp, buffer them with followers as in Fig. 3-14(b).



(b) If E_1, E_2, and E_3 are not ideal voltage sources, simply buffer each one with a voltage follower.

FIGURE 3-14 *(continued)*

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - *Bài dịch*

BỘ CỘNG KHÔNG ĐẢO MẠCH

Một bộ cộng không đảo mạch ba đầu vào được cấu tạo với một bộ trung bình thụ động và một bộ khuếch đại không đảo mạch như minh họa trong hình 3.14a. Mạch của bộ trung bình thụ động bao gồm ba điện trở bằng nhau R_A và ba điện áp sẽ được bổ sung vào. Đầu ra của bộ trung bình thụ động là E_{in}, trong đó E_{in} là giá trị trung bình của E_1, E_2 và E_3 hoặc $E_{in} = (E_1 + E_2 + E_3)/3$. Nối một bộ lặp lại điện

áp vào E_{in} nếu bạn cần một bộ trung bình không đảo mạch (ngược lại với mục 3.4).

Đầu ra V_0 kết quả từ việc khuếch đại E_{in} một độ lợi bằng các số đầu vào n. Trong hình 3.14a, n = 3. Thiết kế bộ khuếch đại bằng cách chọn giá trị tiện lợi dành cho điện trở R. Sau đó tìm R_f từ

$$R_f = R(n - 1) \qquad (3.12)$$

Như minh họa ở hình 3.14a, giá trị dành cho R_f sẽ là R_f = 10 kΩ (3 - 1) = 20 kΩ. Nếu E_1, E_2 và E_3 không phải là các nguồn điện áp lý tưởng, chẳng hạn như một ắc quy hoặc đầu ra của một op amp, hãy đệm chúng với các bộ lặp lại như trong hình 3.14b.

Topic 9

SINGLE-SUPPLY OPERATION

Some amplifier designs require battery-powered operation and output voltage swings to within millivolts of the supply voltages. Thus, you want an op amp described by manufacturers as a device capable of single-supply and rail-to-rail operations Two such devices are the AD820 and the OP-90 from Analog Devices. These op amps can operate from either a single or dual supply. For example, the AD820 can operate from a dual supply (±1.5 V to ±18 V) or from a single supply (+3 V to +36 V). The input signal applied to these devices can be brought to ground, and the output can swing to within 10 mV of either supply voltage. They are available in an 8-pin mini-DIP package with the same, pinouts as the 741 or OP-177 op amps. Single-supply op amps are often used in batterypowered applications, portable instruments, medical instrumentation, and data acquisition units. Often they are used to amplify positive signals coming from sensors such as strain gages or thermocouples. Figure 3-15(a) shows the AD820 wired as a noninverting amplifier with a gain of 10. If you are operating the AD820 from a single supply and want to amplify an ac signal, then the input ac signal has to have a dc offset or be combined with a dc voltage as shown in Figure 3-15(b). *(Note:* This circuit is similar to the inverting adder studied in Figure 3-5(a) but now operated from a single supply.)




FIGURE 3-15 The AD820 can operate for single-supply applications as shown in (a) and (b).

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - *Bài dịch*

HOẠT ĐỘNG CỦA NGUỒN ĐƠN

Một số bảng thiết kế bộ khuếch đại yêu cầu phải có hoạt động của nguồn ắc quy và điện áp đầu ra xê dịch trong phạm vi millivolt so với điện áp nguồn. Như vậy bạn muốn op ampmà nhà sản xuất mô tả phải được chọn làm một thiết bị có khả năng hoạt động nguồn đơn và hoạt động rail đối rail. Hai thiết bị như thế là AD820 và OP-90 từ các

thiết bị tương tự. Những op amp này có thể hoạt động từ mỗi một nguồn đơn hoặc nguồn đôi. Ví dụ AD820 có thể hoạt động từ một nguồn đôi (±1.5 V đến ±18 V) hoặc từ một nguồn đơn (+3 V đến + 36V). Tín hiệu đầu vào được áp vào những thiết bị này và có thể tiếp đất, đầu ra có thể xê dịch trong phạm vi 10 mV của mỗi một điện áp nguồn. Chúng có sẵn trong một gói 8-pin mini-DIP với các pinout giống nhau được dùng làm các op amp 741 hoặc OP-177. Các op amp đơn được dùng trong các ứng dụng ắc quy, các công cụ có thể xê dịch được, các công cụ y khoa và các bộ thu thập dữ liệu. Thường chúng được dùng để khuếch đại các tín hiệu dương xuất phát từ các bộ cảm biến chẳng hạn như các máy đo hoặc các cặp nhiệt. Hình 3.15a biểu thị AD820 được quấn làm một bộ khuếch đại không đảo mạch với độ lợi bằng 10. Nếu bạn đang hoạt động AD820 từ một nguồn đơn và muốn khuếch đại một tín hiệu ac thì tín hiệu ac đầu vào có một độ dịch chuyển dc hoặc đã được kết hợp với một điện áp dc như minh họa trong hình 3.15b. (Lưu ý: Mạch điện này tương tự như bộ cộng đảo mạch được lưu trú ở hình 3.5a nhưng bây giờ được hoạt động từ một nguồn đơn.)

Topic 10

DIFFERENCE AMPLIFIERS

The differential amplifier and its more powerful relative, the instrumentation amplifier, will be studied in Lesson 8. However, as other applications of inverting and noninverting amplifiers, we offer two examples of the *difference* amplifier in this topic and the design of a signal conditioning circuit for a temperature sensor in the next.

1. The Subtractor


A circuit that takes the difference between two signals is called a subtractor [see Fig. 316(a)]. It is made by connecting an inverting amplifier to a two-input inverting averager. To analyze this circuit, note that Ez is transmitted through op amp A with a gain of -1 and appears as V_o=-E_1. V_o, is then inverted (times -1) by the top channel of the inverting amplifier *B*. Thus E_1 is inverted once by op amp A and again by op amp *B* to appear at V_0 as E_1.

E_2 is inverted by the bottom channel of op amp *B* and drives Vo to -E_2. Thus V_o responds to the difference between E_1 and E_2, or


$$Vo = E, - Ez \qquad (3\text{-}13a)$$

As shown in Fig. 3-16(a), for $E_1 = 2V$ and $E_2 = 3$V, $V_o = 2 - 3 = -1$ V. If the value of R_f is made larger than R_i, the subtractor will have gain

$$V_0 = \frac{R_f}{R_i}(E_1 - E_2) \qquad (3\text{-}13b)$$



(a) An inverting amplifier and a two-input inverting adder make a subtractor. $V_o = E_1 - E_2$.



(b) Both amplifier inputs are used to make an amplifier that calculates the difference between $2E_1$ and E_2.

FIGURE 3-16 Two examples of difference amplifiers are the subtractor in (a) and using the op amp as both an inverting and a noninverting amplifier in (b).

2. Inverting-Noninverting Amplifier

In Fig. 3-16(b), signal E_1 is applied to the amplifier's noninverting input and signal E_2 is applied to the inverting input. We will use superposition to analyze this circuit. First remove E_2 and replace it by a ground. E_1 sees a noninverting amplifier with a gain of $(R_f + R_i)/R_i$, or 2. Thus E_1 alone drives V_o to $2E_1$. Next reconnect E_2 and replace E_1 by a ground. E_2 sees an inverting amplifier with a gain of -1. E_2 drives V_o, to $-E_2$. When *both* E_1 and E_2 are connected, V_o is given by

$$V_0 = 2E_1 - E_2 \qquad (3.14)$$

As shown in Fig. 3-16(b), $V_o = 1$ V when $E_1 = 2$ V and $E_2 = 3$ V

We will now show how to design the subtractor circuit of Fig. 3-16(a) to be the analog interface circuitry connected between a temperature sensor and the analog-digital converter of a microcontroller. This analog interface circuit is also known as a signal conditioning circuit.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- The Subtractor: *Bộ trừ*
- Inverting-Noninverting Amplifier: *Bộ khuếch đại đảo mạch - không đảo mạch*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

1. Bộ trừ

Một mạch tận dụng sự sai biệt giữa hai tín hiệu được gọi là một bộ trừ (xem hình 3.16a). Nó được tạo ra bằng cách nối kết một bộ khuếch đại đảo mạch với một bộ trung bình đảo mạch hai đầu vào. Để phân tích mạch này cần lưu ý rằng E_i truyền thông qua op amp A với độ lợi bằng -1 và xuất hiện dưới dạng $V_{01} = -E_1$. V_{01} sau đó được biến đổi (nhân cho -1) bởi một kênh bên trên của bộ khuếch đại đảo mạch B. Như thế E_i được biến đổi một lần bởi bộ khuếch đại A và một lần nữa bởi bộ khuếch đại B để xuất hiện tại V_0 dưới dạng E_1.

E_2 được biến đổi bởi kênh bên dưới op amp B và chuyển đổi V_0 sang $-E_2$. Như vậy V_0 tương ứng với hiệu số giữa E_1

và E_2, hoặc

$$V_0 = E_1 - E_2 \qquad (3.13a)$$

Hình 3.16 Hai ví dụ về bộ khuếch đại vi sai là bộ trừ trong (a) và sử dụng op amp làm bộ khuếch đại đảo mạch và không đảo mạch trong (b).

Như minh họa trong hình 3.16a, với $E_1 = 2$ V và $E_2 = 3$ V, $V_0 = 2 - 3 = -1$V. Nếu giá trị của R_f được tạo ra lớn hơn R_i, thì bộ trừ sẽ có độ lợi là

$$V_0 = \frac{R_f}{R_i}(E_1 - E_2) \qquad (3\text{-}13b)$$

2. Bộ khuếch đại đảo mạch - không đảo mạch

Trong hình 3.16b, tín hiệu E_1 được áp vào đầu vào không đảo mạch của bộ khuếch đại và tín hiệu E_2 được áp vào đầu vào đảo mạch. Chúng ta sẽ sử dụng sự chồng để phân tích mạch này. Trước tiên, chúng ta gỡ bỏ E_2 và thay thế nó bởi bộ phận tiếp đất. E_1 cho thấy một bộ khuếch đại không đảo mạch với độ lợi bằng $R_f + R_i)/R_i$ hoặc bằng 2. Như vậy một mình E_1 vận hành V_0 đến $2E_1$. Kế tiếp ta nối kết E_2 và thay thế E_1 bằng một nối tiếp đất. E_2 sẽ thấy một bộ khuếch đại đảo mạch với độ lợi bằng - 1. E_2 vận hành V_0 sang $-E_2$. Lúc cả E_1 và E_2 được nối với nhau, V_0 được cho bởi công thức

$$V_0 = 2E_1 - E_2 \qquad (3.14)$$

Như minh họa trong hình 3.16b, $V_o = 1$ V lúc $E_1 = 2$ V và $E_2 = 3$ V.

Bây giờ chúng ta biểu thị cách thiết kế mạch của bộ trừ trong hình 3.16a để dùng làm mạch giao tiếp tương tự được nối kết giữa một bộ cảm biến nhiệt độ và một bộ biến đổi tương tự - kỹ thuật số của một bộ vi xử lý. Mạch giao tiếp tương tự này còn được gọi là mạch điều hòa tín hiệu.

Topic 11

DESIGNING A SIGNAL CONDITIONING CIRCUIT*

Another way of viewing the circuit in Fig. 3-5(a) (redrawn in Figure 3-17 for convenience) is that it allows us to design a signal conditioning circuit (SCC) for a microcontroller application that satisfies the equation of a straight line, $y = mx + b$. This equation occurs quite often when designing SCCs. Comparing the equation of $y = mx + b$ to the circuit of Fig. 3-17, the y term is the output voltage, V_o; the x term is the input signal voltage, V_i; the m term is the gain of the circuit, R_f/R_1; and the b term is R_f/R_2 times E_{dc}. Therefore, if your application uses a sensor that generates an output signal measured with respect to ground, which must be amplified and offset, then an SCC similar to Fig. 3-17 may be used. *(Note:* The outputs of some sensors generate a differential output, and these devices require an SCC capable of measuring a differential voltage. Such circuits are studied in Lesson 8.) The design of any SCC unit requires obtaining the equation of the circuit. This equation is obtained from what you've *got* (the output conditions of the sensor) to what you *want* (the input conditions of the microcontroller's A/D converter). Let us study this topic.

Statement of the problem.

Design a signal conditioning circuit to interface between a temperature sensor and the A/D converter of a microcontroller.

*For more examples of the linear circuit design procedure refer to *Data Acquisition and Process Control with the M68HC11 Microcontroller*, 2nd Ed. by F. Driscoll, R. Coughin, and R. Villanucci, Prentice Hall (2000).

The temperature range to be measured is 0° to 50°C, and the range of the A/D converter is from 0 to 5V You want the output of the SCC to be linear; that is, when the sensor is measuring 0°C, the output of the SCC is 0 V; when the sensor is measuring 10°C, the SCC's output is to be 1V; and so forth up to 50°C, at which temperature the SCC outputs 5 V




FIGURE 3-17 The inverting summer can be designed to satisfy the equation of a straight line, y = mx + b.

Solution.

Although our goal is to design the SCC, which is an op amp circuit, our starting point is the sensor and writing an equation for it, because the output of the sensor is the input to the SCC. Therefore, once the sensor is picked, this is what you've *got*. What *you want* is the output of the SCC to fit the range of the microcontroller's A/D converter. Therefore, the SCC design is being squeezed between what you've *got* and what *you want*. Let's first learn about one type of temperature sensor and how to write the equation for it.

Introduction to a temperature sensor.

For this application, we shall choose the LM335, which is a solid-state temperature sensor that belongs to a family of

devices that has a sensitivity of 10 mV/^{0}K. It is used in applications that require measuring temperatures from -10^0 to 100^{0}C and is modeled as a two-terminal zener. The package style and model are shown in Figures 3-18(a) and (b), respectively. This device is capable of operating over a current range of from 400 μA to 5 mA. The data sheet for the LM335 gives the device's sensitivity as 10 mV/^{0}K. However, our application is to measure degrees Celsius. The relationship between degrees Kelvin and degrees Celsius is: A 1-degree rise in Kelvin equals a 1-degree rise in Celsius, and the freezing point of water is 0^{0}C, which equals 273^{0}K.

Writing an equation that describes the sensor.

A plot of the output voltage of the LM335 versus temperature is given in Figure 3-18(c). The slope of the line is the device's sensitivity-10 mV/^{0}K. Therefore, in terms of ^{0}K the output voltage is

$$V_T = (10\ mV^0K)\ (T_{in^\circ K}) \qquad (3\text{-}15)$$

where T is the temperature in ^{0}K. At 273 ^{0}K (0^{0}C), the sensor's output voltage is

$$V_T = (10\ mV/^0K)\ (273^0K) = 2.73V$$

as shown in Figure 3-18(c).

Now the sensor's output voltage can be written in terms of degrees Celsius as

$$V_T = (10\ mV/^0C)\ (T_{in^\circ C}) + 2.73\ V \qquad (3.16)$$

where T is the temperature in degrees Celsius. For our application, at 0^{0}C VT = 2.73 V and at 50^{0}C V_T = 3.23 V This is the input voltage range for the SCC. The output range of the SCC is the input range of the A/D converter, which is 0V to 5V. Figure 3-19 shows a block diagram of this data acquisition system for measuring temperature.




FIGURE 3-18 The LM335 (a) package styles, (b) model, and (c) voltage versus temperature characteristic.

Writing an equation that describes the SCC.

From the information we know about the sensor and the A/D converter, we can plot the output/irtput characteristics of the SCC. Figure 3-19 includes such a plot. The output values of the SCC are plotted on the y-axis. Remember, these values are the voltage range of the A/D converter-0 V to 5 V The input values to the SCC are plotted on the x-axis. These values are the voltage range of the sensor-2.73 V to 3.23 V for this application.




FIGURE 3-19 Block diagram of a temperature measuring system and the desired output-input characteristics of the SCC.

The slope of the line is

$$m=\frac{(5-0)V}{(3.23-2.73)V}=10=\frac{\Delta V_o}{\Delta V_T}$$

This value of 10 is the gain that V_T must be multiplied by. The do offset is found from choosing a point on the line and substituting into the equation of a straight line $y = mx + b$. Choosing the coordinate pair (2.73, 0), we obtain

$$0 = (10)(2.73) + b$$

Solving for *b* yields

$$b = -27.3\ V$$

Thus, the equation of the SCC's output voltage is

$$V_o = (10)(V_T) - 27.3V \qquad (3\text{-}18)$$

Note: Although the dc offset is -27.3V, the output voltage, V_O, never goes to this value because the range of V_T is from

2.73V to 3.23 V This range of V_T limits V_O from 0 to 5V.

Designing the signal conditioning circuit.

Now that we know the equation for the SCC and it is in the form of y = mx + b, we want a circuit in which the gain of 10 and the offset of -27.3 V can be set independently. A noninverting summer is not the answer because the gain and offset cannot be set independently. What is required is an op amp circuit as shown in Fig. 3-20-an inverting amplifier with a gain of -1 followed by an inverting adder. This circuit is similar to Fig. 3-16(a). The general equation for the output voltage of the adder is

$$Vo = -(R_f/R_i)(-V_T) - (R_f/R_2)E_{ac} \qquad (3\text{-}19a)$$

y=mx+b

or

$$V_o = (R_f/R_i)V_T - (R_f/R_2)E_{dc} \qquad (3\text{-}19b)$$

Matching the coefficients of V_T in Eq. (3-18) and Eq. (3-19b)

yields $\frac{R_f}{R_i} = 10$

choosing $R_i = 10\ k\Omega$, then $R_f = 100\ k\Omega$. Matching the dc offset terms in Eq. (3-18) and Eq. (3-19b) yields

$$\frac{-R_f}{R_2}E_{dc} = -27.3V$$

Let E_{dc} be wired to the + 15-V supply. Since $Rf = 100\ k\Omega$, then $R_2 = 54.9\ k\Omega$. Note that E_{dc} *is* a positive voltage and V_T is a negative voltage at the input of inverting adder. Since the LM335 generates a positive voltage, V_T, the inverting amplifier with a gain of -1 is used to generate $-V_T$ as shown in the complete circuit of Fig. 3-20.




FIGURE 3-20 Design of the SCC for the temperature measuring system of Fig. 3-19. The SCC is an interface between the sensor and microcontroller.

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - *Bài dịch*

THIẾT KẾ MỘT MẠCH ĐIỀU HÒA TÍN HIỆU

Một cách khác để xem mạch trong hình 3.5a (vẽ lại trong hình 3.17 cho thuận lợi) đó là nó cho phép chúng ta thiết kế một mạch điều hòa tín hiệu (SCC) dành cho một ứng dụng của bộ vi điều khiển vốn nghiệm đúng của một phương trình đường thẳng y = mx + b. Phương trình này xảy ra hoàn toàn thường xuyên khi thiết kế SCC. So sánh phương trình y = mx + b với mạch của hình 3.17, số hạng y là điện áp đầu ra V_o; số hạng x là điện áp tín hiệu đầu vào, E_i; số hạng m là độ lợi của mạch, R_f/R_1; và số hạng b R_f/R_2 nhân với E_{dc}. Do đó, ứng dụng của bạn sử dụng một bộ cảm biến để tạo nên một tín hiệu đầu ra được đo đối chiếu với đất, nó phải được khuếch đại và được dịch chuyển, sau đó SCC

tương tự với hình 3.17 có thể được dùng. (Lưu ý: Các đầu ra của một bộ cảm biến tạo nên một điện áp đầu ra vi sai, và những thiết bị này yêu cầu một SCC phải có khả năng đo một chiều điện áp. Các mạch như vậy được nghiên cứu trong chương 8.) Việc thiết kế bất kỳ bộ SCC nào yêu cầu phải tìm phương trình của mạch. Phương trình này được tìm từ những gì bạn nhận được (các điều kiện đầu ra của cảm biến) cho đến những gì bạn biết (các điều kiện đầu vào của bộ đảo mạch A/D của bộ vi điều khiển). Bây giờ chúng ta hãy nghiên cứu chủ đề này.

Phát biểu bài toán.

Hãy thiết kế một mạch điều hòa tín hiệu giao tiếp giữa một bộ cảm biến nhiệt độ và một bộ biến đổi A/D của bộ vi điều khiển.

Miền nhiệt độ được đo là từ 0° đến 50°C và miền của bộ biến đổi A/D được tính từ 0 cho đến 5 V. Bạn muốn đầu ra của SCC là tuyến tính; có nghĩa là lúc bộ cảm biến đang đo 0°C, thì đầu ra của SCC là 0 V; lúc bộ cảm biến đang đo 10°C, thì đầu ra của SCC phải là 1 V; tiếp tục như vậy cho đến 50°C tại nhiệt độ này đầu ra của SCC phải là 5 V.

Lời giải.

Mặc dù mục đích của chúng ta là thiết kế SCC, đây là một mạch op amp, nhưng điểm bắt đầu của chúng ta là độ cảm biến và viết một phương trình cho nó, bởi vì đầu ra của bộ cảm biến là đầu vào của SCC. Do đó, một khi bộ cảm biến được chọn, có nghĩa rằng đây là những gì bạn nhận được. Điều bạn muốn là đầu ra của SCC phải phù hợp với miền hoạt động của bộ biến đổi A/D của bộ vi điều khiển. Do đó, việc thiết kế SCC được cô đọng lại giữa những gì bạn nhận được và những gì bạn biết. Trước

tiên, chúng ta hãy học một kiểu về cảm biến nhiệt độ và cách viết phương trình cho nó.

Giới thiệu về một bộ cảm biến nhiệt độ.

Đối với ứng dụng này, chúng ta sẽ chọn LM 335, đây là một bộ cảm biến nhiệt độ trạng thái rắn thuộc về họ các thiết bị có độ nhạy cảm 10 mV/°K. Nó được dùng trong những ứng dụng yêu cầu đo nhiệt độ từ -10° đến 100°C và được tạo mô hình dưới dạng là một zener hai đầu. Kiểu gói linh kiện và mẫu của nó được minh họa trong hình 3.18a và b tương ứng. Thiết bị này có khả năng hoạt động trên một miền cường độ dòng điện từ 400 μA đến 5 mA. Trang dữ liệu dành cho LM335 cho chúng ta độ nhạy cảm của thiết bị này là 10 mV/°K. Tuy nhiên, ứng dụng của chúng ta là đo theo độ C. Biểu thức giữa độ K và độ C là: Sự gia tăng 1 độ K cân bằng với sự gia tăng 1 độ C, và điểm đông đặc của nước là 0°C, nó bằng 273°K.

Viết một phương trình mô tả độ cảm biến.

Một đồ thị của điện áp đầu ra của LM 335 biến thiên theo nhiệt độ được cho trong hình 3-18 (c). Độ dốc của đường thẳng là độ nhạy cảm - 10mV/°K. Do đó theo các số hạng của °K, điện áp đầu ra là

$$V_T = (10\ mV/°K)(T_{in°K}) \qquad (3\text{-}15)$$

trong đó T là nhiệt độ tính theo °K. Tại 273°K (0°C), điện áp đầu ra của bộ cảm biến là

$$V_T = (10\ mV/°K)(273°K) = 2{,}73V$$

như minh họa trong hình 3.18c.

Bây giờ điện áp đầu ra của bộ cảm biến có thể được viết theo các số hạng của độ bách phân như sau:

$$V_T = (10\ mV/°C)(T_{in°C}) + 2{,}73\ V \qquad (3.16)$$

ở đây T là nhiệt độ tính theo độ bách phân. Đối với ứng

dụng của chúng ta tại 0^0C V_T = 2,73 V và tại 50^0C V_T = 3,23V. Đây là miền điện áp đầu vào dành cho SCC. Miền đầu ra của SCC là miền đầu vào của bộ biến đổi A/D, nó từ 0 V đến 5 V. Hình 3.19 biểu thị một sơ đồ khối của hệ thống thu thập dữ liệu để đo nhiệt độ.

Viết một phương trình để mô tả SCC.

Từ phương trình chúng ta biết được về bộ cảm biến và bộ biến đổi A/D, ta có thể vẽ những đặc trưng đầu ra/ đầu vào của SCC. Hình 3.19 trình bày một sơ đồ như thế. Giá trị đầu ra của SCC được vẽ trên trục y. Cần nhớ rằng, những giá trị này là miền điện áp của bộ biến đổi A/D - 0 V đến 5 V. Những giá trị đầu vào của SCC được vẽ trên trục x. Những giá trị này là miền điện áp của bộ cảm biến - 2,73 V đến 3,23 V cho ứng dụng này.

Độ dốc của đường này là

$$m = \frac{(5-0)V}{(3.23-2.73)} = 10 = \frac{\Delta V_0}{\Delta V_T} \qquad (3\text{-}17)$$

Giá trị bằng 10 chính là độ lợi V_T phải được nhân. Độ dịch chuyển dc được tìm thấy từ việc chọn một điểm trên đường thẳng và thay vào phương trình của đường thẳng $y = mx + b$. Chọn tọa độ (2.73, 0), chúng ta tìm được

$0 = (10)(2,73) + b$

Giải để tìm b ta được

$b = -27,3$ V

Như thế, phương trình của điện áp đầu ra SCC là

$$V_0 = (10)(V_T) - 27.3 \text{ V} \qquad (3.18)$$

Lưu ý: Mặc dù độ dịch chuyển dc là- 27,3 V, điện áp đầu ra, V_0 không bao giờ đạt được giá trị này bởi miền của V_T biến thiên từ 2,73 V đến 3,23 V. Miền của V_T giới hạn V_0 từ 0 cho đến 5 V.

Thiết kế mạch điều hòa tín hiệu.

Bây giờ chúng ta biết được phương trình dành cho SCC, nó có dạng y = mx + b, chúng ta muốn có một mạch mà độ lợi bằng 10 và độ dịch chuyển - 27,3 V có thể được xác lập một cách độc lập. Một bộ cộng không đảo mạch thì không phải là giải đáp bởi vì độ lợi và độ dịch chuyển không thể được xác định một cách độc lập. Những gì cần yêu cầu đó là phải có một mạch op amp được minh họa trong hình 3.20 - một bộ khuếch đại đảo mạch có độ lợi bằng - 1 và theo sau là một bộ cộng đảo mạch. Mạch này tương tự như hình 3.16a. Phương trình tổng quát dành cho điện áp đầu ra của bộ cộng là:

$$V_0 = -(R_f/R_1)(-V_T) - (R_f/R_2)E_{dc} \qquad (3.19a)$$

$$y = mx + b$$

hoặc

$$V_0 = (R_f/R_1)V_T - (R_f/R_2)E_{dc} \qquad (3.19b)$$

Tương kết các hệ số của V_T trong phương trình (3.18) và phương trình (3.19b) ta được

$$\frac{R_f}{R_1} = 10$$

chọn $R_1 = 10\ k\Omega$, rồi $R_f = 100\ k\Omega$. Tương kết các số hạng dịch chuyển dc trong phương trình (3.18) và phương trình (3.19b) ta được

$$\frac{-R_f}{R_2} E_{dc} = -27{,}3V$$

Đặt E_{dc} được quấn sang nguồn + 15V. Bởi vì $R_f = 100\ k\Omega$ nên $R_2 = 54{,}9\ k\Omega$. Lưu ý rằng E_{dc} là một điện áp dương và V_T là điện áp âm tại đầu vào của bộ cộng đảo mạch. Bởi vì LM 335 tạo ra một điện áp dương, V_T, cho nên bộ khuếch đại đảo mạch có độ lợi bằng - 1 được dùng để tạo ra - V_T như minh họa trong mạch hoàn chỉnh ở hình 3.20.

Topic 12

PSPICE SIMULATION

In this topic, we will use PSpice and simulate the performance of four circuits studied in this lesson.

1. Inverting *Amplifier-DC* Input

Create the PSpice model of the inverting amplifier of Fig. 3-2. Set the input voltage, E_i, to 0.5 V. Use **IPROBE** to measure currents, I, I_L, and h, and **VIEWPOINT** to measure, with respect to ground, the voltage at the inverting input and the op amp's output voltage. Use the procedure outlined in Lesson 2 to obtain and place the following parts on the right side of the work area.

Draw = > Get New Part

Part	Number	Library
=> uA741	**1**	**eval.slb**
=> VDC	**3**	**source.slb**
=> R	**3**	**analog.slb**
=> GLOBAL	**4**	**port.slb**
=> AGND	**5**	**port.slb**
=> IPROBE	**3**	**special.slb**
=> VIEWPOINT	**2**	**special.slb**

Arrange the parts as shown in the schematic of Fig. 3-2 but include the **IPROBEs and VIEWPOINTs.** Save the file with an .SCH extension and click **Analysis => Simulate.** The completed circuit with current and voltage values is shown in Fig. 3-21.




FIGURE 3-21 PSpice model of Fig. 3-2.

2. Inverting Amplifier-AC Input

Refer to Fig. 3-3 and create the PSpice model of the circuit. Set the input voltage to a sine wave with a peak value of 5 V and a frequency of 500 Hz. Obtain a plot of E_i and V_o versus time. To begin, place the following parts in the work area.

Draw => Get New Part

Part	Number	Library
=> uA741	1	eval.slb
=> VSIN	1	source.slb
=> VDC	2	source.slb
=> R	3	analog.slb
=> GLOBAL	4	port.slb
=> AGND	5	port.slb

Note that we are using a sine wave as the input signal instead of a triangular wave as shown in Fig. 3-3. Arrange the parts as shown in Fig. 3-3. Change the attributes of the parts as given in Fig. 3-3. Set up the sine-wave attributes by double-clicking on the symbol. In the pop-up window change **VOFF, VAMPL, and FREQ.**

VOFF => 0 => Save Attr

VAMPL => 5V => Save Attr => Change Display => Both name and value

FREQ => 500Hz => Save Attr => Change Display => Both name and value

Double-click on the lead from the sine wave generator to Ri and label it Ei. Double-click on the lead from the output terminal of the op amp and label it V_o. See Fig. 3-22.

In order to obtain a plot of E_i and V_o versus time, we must initialize the Transient menu.




FIGURE 3-22 PSpice model for Fig. 3-3.

Select

Analysis = > Setup = > Transient

Click **Transient = > Print Step: = > 201a.s**

= > Final Time: = > 4ms

Save the circuit as a file with the .SCH extension. Run the simulation

Analysis = > Simulate

In the Probe window, select

Trace => Add = > V[E_i]

Trace => Add => V[V_o]

Label the plots and obtain a printout as shown in Fig. 3-23.




FIGURE 3-23 Plot of E_i and V_o versus time for the circuit of Figs. 3-22 and 3-3.

3. Inverting Adder

Create the PSpice model and simulate the inverting adder shown in Fig. 3-4. Use **IPROBE** to show $I_1 + I_2 + I_3$ = If. Measure the voltage at the summing node, V (-), and V_L using **VIEWPOINT**.

Draw => Get New Part

Part	Number	Library
=> uA741	**1**	**eval.slb**
=> VDC	**5**	**source.slb**
=> R	**5**	**analog.slb**
=> GLOBAL	**4**	**port.slb**
=> AGND	**7**	**port.slb**
=> IPROBE	**4**	**special.slb**
=> VIEWPOINT	**2**	**special.slb**

Arrange and wire the parts as show in Fig. 3-4. Place the **IPROBE**s to measure I_1, I_2, I_3, and I_f, and place the **VIEWPOINT**s to measure the voltage at the summing point, S, and V_o. Change the parts attributes to correspond to Fig. 3-4. Save the circuit in a file and run the simulation **Analysis => Simulate.** The results are shown in Fig. 3-24.




FIGURE 3-24 PSpice model of Fig. 3-4-the inverting adder.

4. Noninverting Amplifier

Create a PSpice model of the noninverting amplifier shown in Figs 3-7(a) with R_f=20 kΩ, R_1, = 10 kΩ, and E_i = 2 V Use]**PROBE** to measure I_o, I_f, I_L, and I(-). Use **VIEWPOINT** to measure V_L and the voltage at the (-) input. If you are using the evaluation software package, build the circuit with a 741 op amp instead of the OP-177 as shown in Fig. 3-7(a). Place the following parts in the work area.

Draw => Get New Part

Part	Number	Library
=> uA741	1	eval.slb
=> VDC	3	source.slb
=> R	3	analog.slb
=> GLOBAL	4	port.slb
=> AGND	5	port.slb
=> IPROBE	4	special.slb
=> VIEWPOINT	2	special.slb

Arrange the parts and include the **IPROBE**s and **VIEWPOINT**s. Save the file and run the simulation **Analysis => Simulate**. The results are shown in Fig. 3-25.




FIGURE 3-25 PSpice model for the noninverting amplifier of Fig. 3-7(a).

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Inverting *Amplifier-DC* Input: *Bộ khuếch đại đảo mạch đầu vào DC*
- Inverting Amplifier-AC Input: *Bộ khuếch đại đảo mạch đầu vào AC*
- Inverting Adder: *Bộ cộng đảo mạch*
- Noninverting Amplifier: *Bộ khuếch đại không đảo mạch*

Translate the sections 1, 2, 3, 4 into Vietnamese - *Bài dịch các phần 1, 2, 3, 4*

1. Bộ khuếch đại đảo mạch đầu vào DC

Tạo mô hình PSpice của bộ khuếch đại đảo mạch ở hình 3.2. Xác lập điện áp đầu vào E_i sang 0.5 V. Sử dụng IPROBE để đo cường độ dòng điện, I, I_L và I_0 và sử dụng VIEWPOINT để đo đối chiếu với đất, điện áp tại đầu vào đảo mạch và điện áp đầu ra của op amp. Sử dụng thủ tục được trình bày trong chương 2 để tìm và đưa các phần sau đây về phía bên phải của vùng làm việc.

Sắp xếp các phần như minh họa trong sơ đồ ở hình 3.2 nhưng phải có chứa IPROBE và VIEWPOINT. Lưu file với phần mở rộng là.SCH và nhấp Analysis => Simulate. Mạch hoàn chỉnh với các giá trị cường độ dòng điện và điện áp được minh họa trong hình 3.21.

2. Bộ khuếch đại đảo mạch đầu vào AC

Tham khảo hình 3.3 và tạo mô hình PSpice của mạch này. Xác lập điện áp đầu vào sang một dạng sóng hình

sin với giá trị cực đại là 5 V và một tần số 500 Hz. Hãy tìm một đồ thị của E_i và V_0 biến thiên theo thời gian. Để bắt đầu, hãy đưa các phần sau đây vào vùng làm việc.

Draw => Get New Part

Lưu ý rằng chúng ta đang sử dụng một dạng sóng hình sin làm tín hiệu vào thay vì một dạng sóng hình tam giác như minh họa trong hình 3.3. Sắp xếp các phần như minh họa trong hình 3.3. Thay đổi các thuộc tính của các phần được cho hình 3.3. Xác lập các thuộc tính dạng sóng hình sin bằng cách nhấp đúp lên ký hiệu. Trong cửa sổ bật lên thay đổi VOFF, VAMPL và FREQ.

VOFF => 0 => Save Attr

VAMPL => 5V => Save Attr => Change Display => Both name and value

FREQ => 500Hz => Save Attr => Change Display => Both name and value

Nhấp đúp lên đầu từ máy phát sóng hình sin cho đến Ri và nhãn của nó là Ei. Nhấp đúp lên đầu từ cực đầu ra của op amp và nhãn của nó là V_0. Xem hình 3.22.

Để tìm đồ thị của E_i và V_0 biến thiên theo thời gian, chúng ta trước tiên phải khởi tạo menu Transient.

Chọn

Analysis => Setup => Transient

Nhấp ***Transient => Print Step: => 20ms***

=> Final Time: => 4ms

Lưu mạch điện dưới dạng một file có phần mở rộng là .SCH. Hãy chạy chương trình mô phỏng

Analysis => Simulate

Trong cửa sổ Probe, hãy chọn

Trace => Add => V[Ei]

Trace => Add => V[Vo]

Đặt các ký hiệu trên đồ thị rồi hãy tìm một printout như minh họa trong hình 3.23

1. Tín hiệu vào; 2. Tín hiệu ra

3. Bộ cộng đảo mạch

Tạo một mô hình PSpice và mô phỏng bộ cộng đảo mạch như minh họa trong hình 3.4. Sử dụng IPROBE để biểu thị $I_1 + I_2 + I_3 = I_f$. Đo điện áp tại nút tổng, V (-) và V_L bằng cách sử dụng VIEWPOINT.

Sắp xếp và quấn các phần như minh họa trong hình 3.4. Đặt IPROBE để đo I_1, I_2, I_3 và I_f và đặt VIEWPOINT để đo điện áp tại điểm tổng S và V_o. Thay đổi các thuộc tính từng phần tương ứng với hình 3.4. Lưu mạch trong một file và chạy chương trình mô phỏng Analysis => Simulate. Kết quả được minh họa trong hình 3.24.

4. Bộ khuếch đại không đảo mạch

Tạo một mô hình PSpice của bộ khuếch đại không đảo mạch như minh họa trong hình 3.7 a với $R_f = 20\ k\Omega$, $R_1 = 10\ k\Omega$ và $E_i = 2$ V. Sử dụng IPROBE để đo I_o, I_f, I_L, và I (-). Sử dụng VIEWPOINT để đo V_L và điện áp tại đầu vào (-). Nếu chúng ta đang sử dụng gói phần mềm lượng giá, cấu tạo mạch với 741 op amp thay vì OP-177 như minh họa trong hình 3.7a. Đặt các phần sau đây vào vùng làm việc.

Sắp xếp các phần và đưa vào IPROBE và VIEWPOINT. Lưu file và chạy chương trình mô phỏng Analysis => Simulate. Kết quả được minh họa trong hình 3.25.

PROBLEMS

3-1. What type of feedback is applied to an op amp when an external component is connected between the output terminal and the inverting input?

3-2. If the open-loop gain is very large, does the closed-loop gain depend on the external components or the op amp?

3-3. What two assumptions have been used to analyze the circuits in this lesson?

3-4. Identify the circuit in Fig. P3-4.




FIGURE P3-4

3-5. Calculate V_o, and the op amp's output current in Fig. P3-4 if E_i equals (a) +5V; (b) -2V. For each situation, state if the op amp sources or sinks current.

3-6. Calculate E_i in Fig. P3-4 if V_o equals (a) +5 V; (b) -2V

3-7. Let E_i be a triangle wave with a frequency of 100 Hz and a peak value of 5 V_o in Fig. P3-4. (a) Plot E_i and V_o, vs. time; (b) V_o, vs. E_i

3-8. Repeat Problem 3-7 but let E_i be increased in amplitude to 8 V. (Assume -Vsat = ± 15 V for ease of plotting.)

3-9. Identify the circuit in Fig. P3-9 and calculate V_o, if E_i equals (a) +5 V; (b) -2 V. Compare your results with Problem 3-5.




FIGURE P3-9

3-10. Repeat Problem 3-7 except apply it to Fig. P3-9. Compare solutions of both problems to distinguish between inverting and noninverting operation.

3-11. Design an inverting amplifier with a gain of -5 and an input resistance of 10 kΩ.

3-12. Design a noninverting amplifier with a gain of 5.




FIGURE P3-13

3-13. Input-output characteristics are shown for three different circuits in Fig. P3-13. Design circuits to re-create plots A, B, and C.

3-14. The circuit of Fig. P3-14 is called a "subtractor." Is E_1 subtracted from E_2, or vice versa?

3-15. A 5-V peak-to-peak sine wave, E_2, is applied to the summing node in Fig. P3-14. Plot V_o, vs. E_1 if voltage E_1, is (a) +5V; (b) -5V




FIGURE P3-14




FIGURE P3-15

3-16. A 5-V peak-to-peak sine wave, E_i, is applied to (+) In of Fig. P3-15. Plot V_o, vs. E_i if the voltage of (-) In is (a) +5 V; (b) -5 V. (Assume that $\pm V_{sat} = \pm 15$ V.)

3-17. Design a three-channel inverting amplifier. Gains are to be -1 for channel 1, -3 for channel 2, and -5 for channel 3 (refer to Section 3-3.2).

3-18. Design a two op amp circuit to subtract 1 V from 3 V. Show the output voltage present at each op amp.

3-19. Design a circuit to amplify the difference between E_1 and E_2 by 5. The inputs E_1 and E_2 should be buffered.

3-20. Redesign the system of Fig. 3-20 to measure a temperature range from 0^0 to 100^0C.

3-21. Obtain the data sheet of the LM135/ 335 temperature sensor from National Semiconductor's Web site and determine

(a) temperature range (continuous) of the LM135.

(b) temperature range (continuous) of the LM335.

(c) package styles of the LM335.

(d) operating current range.

(e) LM335 temperature accuracy (typical) at 25^0C.

LESSON
4

Comparators and Controls

LEARNING OBJECTIVES

Upon completion of this lesson on comparators and controls, you will be able to:

- ❑ Draw the circuit for a zero-crossing detector and plot its output-input characteristic.
- ❑ Identify the upper and lower threshold voltages on an output-input characteristic.
- ❑ Calculate hysteresis voltage if you know the threshold voltages.
- ❑ Explain how hysteresis gives a measure of noise immunity to comparator circuits.
- ❑ Explain why hysteresis must be present in all on-off control circuitry, using the familiar wall thermostat as an example.
- ❑ Make a battery-charger control circuit.
- ❑ Build and calibrate an independently adjustable setpoint controller.
- ❑ Describe the operation of an LM311 precision comparator.
- ❑ Know how to control the strobe terminal of a comparator with a microcontroller signal.
- ❑ Use a comparator circuit in a biomedical application.
- ❑ Connect two L M311 comparators to make a window detector.

- Give the definition of *propagation delay* and know how to measure it.
- Simulate comparator circuit operation using PSpice.

MỤC ĐÍCH YÊU CẦU VÀ BỐ CỤC

Khi học xong chương bộ so sánh và bộ điều khiển này, thì bạn sẽ có thể:

- *Vẽ mạch điện dành cho một bộ dò tìm cắt gốc và vẽ đường đặc trưng đầu vào và đầu ra của nó.*
- *Nhận biết các điện áp ngưỡng trên và nguồn dưới trong một đường đặc trưng đầu ra và đầu vào.*
- *Tính điện áp trễ nếu bạn biết được các điện áp nguồn.*
- *Giải thích cách mà tính trễ cho một số đo độ miễn nhiễm khí ồn đối với các mạch của bộ so sánh.*
- *Giải thích tại sao tính trễ phải có mặt trong tất cả các mạch điều khiển on-off bằng cách sử dụng họ bộ ổn nhiệt làm ví dụ.*
- *Tạo một mạch điều khiển bộ sạc ắc quy.*
- *Tạo và định chuẩn một một bộ điều khiển được xác lập có thể điều chỉnh một cách độc lập.*
- *Mô tả hoạt động của bộ so sánh chính xác LM 311.*
- *Biết cách điều khiển cực dò của một bộ so sánh với tín hiệu của bộ vi điều khiển.*
- *Sử dụng một mạch của bộ so sánh trong ứng dụng ngành sinh học y khoa.*
- *Nối kết hai bộ so sánh LM 311 để tạo nên một bộ dò tìm cửa sổ.*
- *Cho định nghĩa về độ trì hoãn truyền tải và biết cách đo nó.*
- *Mô phỏng hoạt động của bộ so sánh bằng cách sử dụng PSpice.*

INTRODUCTION

A comparator compares a signal voltage on one input with a reference voltage on the other input. Voltage-level-detector circuits are also comparators and were introduced in Lesson 2 to show how easy it is to use op amps to solve some types of signal comparison applications without the need to know much about the op amp itself. The general-purpose op amp was used as a substitute for ICs designed only for comparator applications.

Unfortunately, the general-purpose op amp's output voltage does not change very rapidly. Also, its output changes between limits fixed by the saturation voltages $+V_{sat}$ and $-V_{sat}$ that are typically about ± 13 V. Therefore, the output cannot drive devices that require voltage levels between 0 and +5, such as TTL digital logic ICs or input port lines of a microcontroller. These disadvantages are eliminated by ICs that have been specifically designed to act as comparators. One such device is the 311 comparator. It will be introduced at the end of this lesson.

Neither the general-purpose op amp nor the comparator can operate properly if noise is present at eithdr input. To solve this problem, we will learn how the addition of *positive feedback* overcomes the noise problem. Note that positive feedback does not eliminate the noise but makes the op amp less responsive to it. These circuits will show how to make better voltage-level detectors and also build a foundation to understand square-wave generators (multivibrators) and single-pulse generators (one-shots), which are covered in Lesson 6.

Topic 1

EFFECT OF NOISE ON COMPARATOR CIRCUITS

Input signal E_i is applied to the (-) input of a 741 op amp in Fig. 4-1 (the 741 is a general-purpose op amp). If no noise is present, the circuit operates as an inverting zerocrossing detector because $V_{ref} = 0$.

Noise voltage is shown, for simplicity, as a square wave in series with E_i. To show the effect of noise voltage, the op amp's input signal voltage is drawn both with and without noise in Fig. 4-2. The waveshape of V_o vs. time shows clearly how the addition of noise causes false output signals. V_o should indicate only the crossings of E_i, *not* the crossings of E_i plus noise voltage.

If E_i approaches V_{ref} very slowly or actually hovers close to V_{ref}, V_o can either follow all the noise voltage oscillations or burst into high-frequency oscillation. These false crossings can be eliminated by *positive feedback.*




FIGURE 4-1 Inverting zero-crossing detector.




FIGURE 4-2 Effect of noise on a zero-crossing detector.

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - *Bài dịch*

ẢNH HƯỞNG CỦA TIẾNG ỒN TRÊN CÁC MẠCH BỘ SO SÁNH

Các tín hiệu vào E_i được áp sang đầu vào (-) của 741 op

amp ở hình 4.1 (741 là một bộ op amp có mục đích chung). Nếu không có tiếng ồn thì mạch này hoạt động là một bộ dò tìm khả đảo mạch bởi vì $V_{ref} = 0$.

Điện áp tiếng ồn được minh họa dưới dạng một dạng sóng vuông nối tiếp với E_i. Để biểu thị ảnh hưởng điện áp của tiếng ồn, điện áp tín hiệu đầu vào của op amp sẽ được vẽ cả trường hợp có lẫn không có tiếng ồn như trong hình 4.2. Dạng sóng của V_0 biến thiên theo thời gian biểu thị một cách rõ ràng cách bổ sung tiếng ồn để tạo ra các tín hiệu đầu ra bị sai lệch. V_0 sẽ chỉ định các đường cắt E_i chứ không phải các đường cắt E_i cộng với điện áp tiếng ồn.


Nếu E_i đạt đến V_{ref} một cách chậm rãi hoặc thực tế chỉ tiến đến gần V_{ref} thì V_0 có thể hoặc kéo theo tất cả sự xao động các tiếng ồn hoặc các đám bụi vào bộ dao động tần số cao. Những cơ chế cắt sai này có thể bị loại bỏ bởi sự hồi tiếp dương.

Topic 2


POSITIVE FEEDBACK

1. Introduction

Positive feedback is accomplished by taking a fraction of the output voltage V_o and applying it to the (+) input. In Fig. 4-3(a), output voltage V_o divides between R_1, and R_2. A fraction of V_o is fed back to the (+) input and creates a reference voltage that depends on V_o. The idea of a reference voltage was introduced in Lesson 2. We will now study positive feedback and how it can be used to eliminate false output changes due to noise.



(a) Upper-threshold voltage, V_{UT}.



(b) Lower-threshold voltage. V_{LT}.

FIGURE 4-3 R_1 and R_2 feed back a reference voltage from the output to the (+) input terminal.

2. Upper-Threshold Voltage

In Fig. 4-3(a), output voltage V_o, divides between R_1, and R_2. A fraction of V_o is fed back to the (+) input. When $V_o = +V_{sat}$, the fed-back voltage is called the *upper-threshold voltage,* V_{UT}. V_{UT} is expressed from the voltage divider as

$$V_{UT} = \frac{R_2}{R_1 + R_2}(+V_{sat}) \tag{4.1}$$

For E_i values below V_{UT}, the voltage at the (+) input is above the voltage at the (-) input. Therefore, V_o is locked at $+V_{sat}$.

If E_i is made slightly more positive than V_{UT}, the polarity of E_d, as shown, reverses and V_o begins to drop in value. Now the fraction of V_o fed back to the positive input is smaller, so E_d becomes larger. V_o then drops even faster and is driven quickly to $-V_{sat}$. The circuit is then stable at the condition shown in Fig. 4-3(b).

3. Lower-Threshold Voltage

When V_o is at $-V_{sat}$, the voltage fed back to the (+) input is called *lower-threshold voltage,* V_{LT}, and is given by

$$V_{LT} = \frac{R_2}{R_1 + R_2}(-V_{sat}) \qquad (4.2)$$

Note that V_{LT} is negative with respect to ground. Therefore, V_o will stay at $-V_{sat}$, as long as E_i is above, or positive with respect to, V_{LT}. V_o will switch back to $+V_{sat}$ if E_i goes more negative than, or below, V_{LT}.

We conclude that positive feedback induces a snap action to switch V_o faster from one limit to the other. Once V_o begins to change, it causes a regenerative action that makes V_o change even faster. If the threshold voltages are larger than the peak noise voltages, positive feedback will eliminate false output transitions. This principle is investigated in the following examples.

EXAMPLE 4- 1

If $+V_{sat} = 14V$ in Fig. 4-3(a), find V_{UT}.

Solution By Eq. (4-1)

$$V_{UT} = \frac{100\Omega}{100{,}100\Omega}(14V) \approx 14mV$$

Example 4-2

If $-V_{sat} = -13$ V in Fig. 4-3(b), find V_{LT}.

Solution By Eq. (4-2),

$$V_{LT} = \frac{100\Omega}{100{,}100\Omega}(-13V) \approx -13mV$$

Example 4-3

In Fig. 4-4, E_i is a triangular wave applied to the (-) input in Fig. 4-3(a). Find the resultant output voltage.




FIGURE 4-4 Solution to Example 4-3. When E_i goes above V_{UT} at time (c), V_o goes to $-V_{sat}$ The peak-to-peak noise voltage would have to equal or exceed V_H to pull E_i; below V_{LT} and generate a false crossing. Thus V_H tells us the margin against peak-to-peak noise voltage.

Solution

The dashed lines drawn on E_i in Fig. 4-4 locate V_{UT} and V_{LT}. At time $t = 0$, E_i is below V_{LT} so V_o is at $+V_{sat}$ (as in Fig. 4-4). When E_i goes above V_{UT} at times (a) and (c), V_o switches quickly to $-V_{sat}$. When E_i again goes below V_{LT}, at times (b) and (d), V_o switches quickly to + V_{sat} Observe how positive feedback has eliminated the false crossings.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *giới thiệu*
- Upper-Threshold Voltage: *điện áp ngưỡng trên*
- Lower-Threshold Voltage: *điện áp ngưỡng thấp hơn*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch phần 1, 2, 3*

1. Giới thiệu

Chế độ hồi tiếp dương được hoàn tất bằng cách lấy một thương số của điện áp đầu ra V_0 và áp nó vào đầu vào (+). Trong hình 4.3a, điện áp đầu ra V_0 chia giữa R_1 và R_2. Một phần nhỏ của V_0 được hồi tiếp trở lại với đầu vào (+) và tạo nên một điện áp tham chiếu phụ thuộc vào V_0. Ý tưởng về một điện áp tham chiếu được trình bày trong bài 2. Bây giờ chúng ta sẽ nghiên cứu hồi tiếp dương và cách mà nó có thể được dùng để giới hạn các thay đổi đầu ra do bởi tiếng ồn.

2. Điện áp ngưỡng trên

Trong hình 4.3 a, điện áp đầu ra V_0 chia giữa R_1 và R_2. Một phần của V_0 bị hồi tiếp trở về với đầu vào (+). Lúc V_0 = + V_{sat}, thì điện áp hồi tiếp được gọi là điện áp ngưỡng trên V_{UT}. V_{UT} được biểu thị theo bộ chia điện áp như sau:

$$V_{UT} = \frac{R_2}{R_1 + R_2}(+V_{sat}) \qquad (4.1)$$

Để các giá trị $_i$ nằm bên dưới V_{UT}, điện áp tại đầu vào (+) phải nằm bên trên điện áp tại đầu vào (-). Do đó, V_0 được khóa tại + V_{sat}.

Nếu E_i dương hơn V_{UT} thì cực của E_d như minh họa bị đảo ngược và V_0 bắt đầu giảm giá trị. Bây giờ phần V_0 hồi tiếp trở về với đầu vào dương nhỏ hơn vì thế E_d trở nên lớn hơn. V_0 sau đó giảm thậm chí nhanh hơn và bị vận hành một cách nhanh chóng để về giá trị - V_{sat}. Mạch điện bây giờ ổn định tại điều kiện được minh họa ở hình 4.3b.

3. Điện áp ngưỡng thấp

Lúc V_0 nằm ở tại V_{sat}, thì điện áp hồi tiếp trở về với đầu vào (+) được gọi là điện áp hồi tiếp ngưỡng thấp, V_{LT} được cho bởi công thức

$$V_{LT} = \frac{R_2}{R_1 + R_2}(-V_{sat}) \qquad (4.2)$$

Lưu ý rằng V_{LT} là âm đối chiếu với đất. Do đó, V_0 cũng ở tại giá trị - V_{sat} khi E_i ở bên trên hoặc dương tương ứng với V_{LT}. V_0 sẽ đảo ngược trở về lại với + V_{sat} nếu E_i âm hơn hoặc nằm bên dưới V_{LT}.

Chúng ta kết luận rằng sự hồi tiếp dương tạo nên một hoạt động lệch ngược để hoán chuyển V_0 nhanh hơn từ một giới hạn này sang một giới hạn khác. Một V_0 bắt đầu thay đổi, thì nó tạo nên một hành động tái sinh để cho V_0 thay đổi thậm chí nhanh hơn. Nếu các điện áp ngưỡng lớn hơn điện áp tiếng ồn cực đại, thì sự hồi tiếp dương sẽ giới hạn sự chuyển tiếp đầu ra bị sai. Nguyên lý này được lượng giá trong các ví dụ sau đây.

Topic 3

ZERO-CROSSING DETECTOR WITH HYSTERESIS

1. Defining Hysteresis

There is a standard technique of showing comparator performance on one graph instead of two graphs, as in Fig. 4-4. By plotting E_i on the horizontal axis and V_o on the vertical axis, we obtain the output-input voltage characteristic, as in Fig. 4-5. For E_i less than V_{LT}, $V_o = + V_{sat}$. The vertical line (a) shows V_o going from $+ V_{sat}$ to $-V_{sat}$ as E_i becomes greater than V_{UT}. Vertical line (b) shows V_o changing from $- V_{sat}$ to $+ V_{sat}$, when E_i becomes less than V_{LT}. The difference in voltage between V_{UT} and V_{LT} is called the hysteresis voltage, V_H.

Whenever any circuit changes from one state to a second state at some input signal and then reverts from the second to the first state at a different input signal, the circuit is said to exhibit hysteresis. For the positive-feedback comparator, the difference in input signals is

$$V_H = V_{UT} - V_{LT} \qquad (4\text{-}3)$$

For Examples 4-1 and 4-2, the hysteresis voltage is 14 mV - (-13 mV) = 27 mV

If the hysteresis voltage is designed to be greater than the peak-to-peak noise voltage, there will be no false output crossings. Thus V_H tells us how much peak-to-peak noise the circuit can withstand.




FIGURE 4-5 Plot of V_o vs, E_i illustrates the amount of hysteresis voltage in a comparator circuit.

2. Zero-Crossing Detector with Hysteresis as a Memory Element

If E_i has a value that lies between V_{LT} and V_{UT}, it is impossible to predict the value of V_o unless you already know the value of V_o. For example, suppose that you substitute ground for E_i ($E_i = 0$ V) in Fig. 4-3 and turn on the power. The op amp will go to either $+V_{sat}$ or $-V_{sat}$, depending on the inevitable presence of noise. If the op amp goes to $+V_{sat}$, E_i must then go above V_{UT} in order to change the output. If V_o had gone to V_{sat}, then E_i, would have to go below V_{LT} to change V_o.

Thus the comparator with hysteresis exhibits the property of memory. That is, if E_i lies between V_{UT} and V_{LT} (within the hysteresis voltage), the op amp remembers whether the last switching value of E_i was above V_{UT} or below V_{LT}.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Defining Hysteresis: *xác định tính trễ*
- Zero-Crossing Detector with Hysteresis as a Memory Element: *bộ dò tìm cắt gốc với tính trễ được xem là một yếu tố trong bộ nhớ*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch phần 1, 2, 3*

1. Xác định tính trễ

Có một kỹ thuật chuẩn để biểu thị hoạt động của bộ so sánh trên một đồ thị thay vì trên hai đồ thị như trong hình 4.4. Bằng cách vẽ E_i trên trục hoành và V_0 trên trục tung, chúng ta tìm được đường đặc trưng, điện áp đầu ra - đầu vào như trong hình 4.5. Trong trường hợp E_i nhỏ hơn V_{LT}, thì $V_0 = +V_{sat}$. Đường thẳng đứng (a) biểu thị V_0 đi từ $+V_{sat}$ đến $-V_{sat}$ khi E_i lớn hơn V_{UT}. Đường thẳng đứng (b) biểu thị V_0 thay đổi từ $-V_{sat}$ đến $+V_{sat}$ lúc E_i nhỏ hơn V_{LT}. Sự khác biệt về hiệu số điện áp giữa V_{UT} và V_{LT} được gọi là điện áp trễ V_H

Bất cứ lúc nào có sự thay đổi mạch từ một trạng thái này sang trạng thái thứ hai tại một vài tín hiệu vào rồi đảo ngược từ trạng thái thứ hai trở lại trạng thái đầu tiên tại tín hiệu vào khác, thì mạch được gọi là thể hiện tính trễ. Đối với bộ so sánh hồi tiếp dương, thì sự sai biệt về các tín hiệu đầu vào là

$$V_H = V_{UT} - V_{LT} \tag{4.3}$$

Đối với các ví dụ 4.1 và 4.2, thì điện áp trễ là 14 mV - (- 13 mV) = - 27 mV.

Nếu điện áp trễ được thiết kế lớn hơn điện áp tiếng ồn từ cực này sang cực kia, thì sẽ không có sự cắt đầu ra bị sai. Như vậy V_H cho chúng ta biết số lượng tiếng ồn từ cực này đến cực kia mà mạch có thể chịu đựng

2. Bộ dò tìm cắt gốc với tính trễ được xem là một yếu tố trong bộ nhớ

Nếu E_i có một giá trị nằm giữa V_{LT} và V_{UT}, thì ta không thể dự báo giá trị của V_0 trừ khi ta biết. Ví dụ, giả sử rằng bạn thay thế đất với E_i ($E_i = 0$ V) trong hình 4.3 và mở điện. Op amp sẽ là $+V_{sat}$ hoặc $-V_{sat}$ phụ thuộc vào sự có mặt của tiếng ồn. Nếu op amp vào cổng V_{sat} thì E_i phải ở bên trên V_{UT} để thay đổi đầu ra. Nếu V_0 phải tiến đến giá trị $-V_{sat}$ thì E_i sẽ nằm bên dưới V_{LT} để thay đổi V_0.

Như vậy bộ so sánh với tính trễ sẽ biểu thị tính chất của bộ nhớ. Có nghĩa rằng nếu E_i nằm giữa V_{UT} và V_{LT} (bên trong điện áp trễ), thì op amp nhớ lại giá trị đảo mạch lần cuối cùng của E_i nằm bên trên V_{UT} hay bên dưới V_{LT}.

Topic 4

VOLTAGE-LEVEL DETECTORS WITH HYSTERESIS

1. Introduction

In the zero-crossing detectors of Sections 4-2 and 4-3, the hysteresis voltage V_H is centered on the zero reference voltage V_{ref}. It is also desirable to have a collection of circuits that exhibit hysteresis about a center voltage that is either positive or negative. For example, an application may require a positive output, V_o, when an input E_i goes above an upper-threshold voltage. of $V_{UT} = 12$ V. Also, we may wish V_o to go negative when Ej goes below a lower threshold voltage of, for example, $V_{LT} = 8$ V. These requirements are summarized on the plot of V_o vs. E_i in Fig. 4-6. V_H is evaluated from Eq. (4-3) as




FIGURE 4-6 Positive-voltage-level detector. Hysteresis voltage V_H is symmetrical about the center voltage V_{ctr}. This voltage-level detector is a noninverting type because V_o goes positive when E_i goes above V_{UT}.

$$V_H = V_{UT} - V_{LT} = 12\ V - 8\ V = 4\ V$$

The hysteresis voltage V_H should be centered on the average of V_{UT} and V_{LT}. This average is called center voltage, V_{ctr}, where

$$V_{ctr} = \frac{V_{UT}+V_{LT}}{2} = \frac{12V+8V}{2} = 10V$$

When we try to build this type of voltage-level detector, it is desirable to have four features: (1) an adjustable resistor to set the value of V_H; (2) a separate adjustable resistor to set the value of V_{ctr}; (3) the setting of V_H and V_{ctr} should not interact; and (4) the center voltage V_{ctr} should equal or be simply related to an external reference voltage V_{ref}. For the lowest possible parts count, the op amp's regulated supply voltage and a resistor network can be used for selecting V_{ref}.

Sections 4-4.2 and 4-4.3 deal with circuits that do not have all these features but are low in parts count and consequently cost. Section 4-5 presents a circuit that has all four features but at the cost of a higher parts count.

2. Noninverting Voltage-Level Detector with Hysteresis

The positive feedback resistor from output to (+) input indicates the presence of hysteresis in the circuit of Fig. 4-7. E_i is applied via R to the (+) input, so the circuit is noninverting. (Note that E_i must be a low-impedance source or the output of either a voltage follower or op amp amplifier.) The reference voltage V_{ref} is applied to the op amp's (-) input.

The upper- and lower-threshold voltages can be found from the following equations:

$$V_{UT} = V_{ref}\left(1+\frac{1}{n}\right) - \frac{-V_{sat}}{n} \qquad (4.4a)$$

$$V_{LT} = V_{ref}(1+\frac{1}{n}) - \frac{+V_{sat}}{n} \tag{4.4b}$$


Hysteresis voltage V_H is expressed by

$$V_H = V_{UT} - V_{LT} = \frac{(+V_{sat})-(-V_{sat})}{n} \tag{4.5}$$


In zero-crossing detectors, V_H is centered on the zero-volts reference. For the circuit of Fig. 4-7, V_H is not centered on V_{ref} but is symmetrical about the average value of V_{UT} and V_{LT}. This average value is called center voltage V_{ctr}, and is found from

$$V_{ctr} = \frac{V_{UT}+V_{LT}}{2} = V_{ref}(1+\frac{1}{n}) \tag{4.6}$$

Compare the locations of V_{ctr} and V_{ref} in Fig.4-6. Also compare Eqs. (4-5) and (4-6) to see that n appears in both equations. This means that any adjustment in resistor nR affects both V_{ctr} and V_H.



(a) The ratio of nR to R or n and V_{ref} determines V_{UT}, V_{LT}, V_H, and V_{ctr}.



(b) V_o and E_i vs. time.

(c) V_o vs. E_i.

FIGURE 4-7 Noninverting voltage-level-level detector with hysterisis. Center voltage V_{ctr} and hystersis voltage V_H cannot be adjusted independently since both depend on the ratio *n*.

EXAMPLE 4- 4

Design the circuit of Fig. 4-7 to have V_{UT} = 12 V and V_{LT} = 8 V. Assume that ± V_{sat} = -15 V.

Design Procedure

1. From Eqs. (4-5) and (4-6), calculate V_H and V_{ctr}:

$$V_H = 12V - 8V = 4V\ ,\ V_{ctr} = \frac{12V + 8V}{2} = 10V$$

2. Find n from Eq. (4-5):

$$n = \frac{+V_{sat} - (-V_{sat})}{V_H} = \frac{+15V - (-15V)}{4} = 7.5$$

3. Find V_{ref} from Eq. (4-6):

$$V_{ref} = \frac{V_{ctr}}{1+1/n} = \frac{10V}{1+1/7.5} = 8.82V$$

4. Select R = 10 kΩ and nR = 7.5 X 10 kΩ = 75 kΩ. The relationships between E_i and V_o are shown in Figs. 4-7(b) and (c).

3. Inverting Voltage-Level Detector with Hysteresis

If E_i and V_{ref} are interchanged in Fig. 4-7(a), the result is the inverting voltage-level detector with hysteresis (see Fig. 4-8). The expressions for V_{UT} and V_{LT} are


$$V_{UT} = \frac{n}{n+1}(V_{ref}) + \frac{+V_{sat}}{n+1} \qquad (4.7a)$$

$$V_{LT} = \frac{n}{n+1}(V_{ref}) + \frac{-V_{sat}}{n+1} \qquad (4.7b)$$

V_{ctr} and V_H are then found to be

$$V_{ctr} = \frac{V_{UT}+V_{LT}}{2} = \left(\frac{n}{n+1}\right)V_{ref} \qquad (4.8)$$

$$V_H = V_{UT} - V_{LT} = \frac{(+V_{sat})-(-V_{sat})}{n+1} \qquad (4.9)$$



(a) The ratio of nR to R or n and V_{ref} determines V_{UT}, V_{LT}, V_H, and V_{ctr}.

(b) V_o and E_i vs. time.

(c) V_o vs. E_i.

FIGURE 4-8 Inverting voltage-level detector with hysteresis. Center voltage V_{ctr} and V_H cannot be adjusted independently since both depend on n.

EXAMPLE 4- 5

Complete a design for Fig. 4-8 that has V_{AT} = 12 V and V_{AT} = 8 V. To make this example comparable with Example 4-4, assume that ± V_{sat}=± 15 V. Therefore, V_{ctr} = 10 V and V_H=4V.

Design Procedure

1. Find n from Eq. (4-9):

$$n = \frac{(+V_{sat}) - (V_{sat})}{V_H} - 1 = \frac{15V - (-15V)}{4V} - 1 = 6.5$$

2. Find V_{ref} from Eq. (4-8):

$$V_{ref} = \frac{n+1}{n}(V_{ctr}) = \frac{6.5+1}{6.5}(10) = 11.53V$$

3. Choose R = 10 kΩ; therefore, resistor nR will be 6.5 x 10 kΩ = 65 kl. These circuit values and waveshapes are shown in Fig. 4-8.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *giới thiệu*
- Noninverting Voltage-Level Detector with Hysteresis: *bộ dò tìm mức điện áp không đảo mạch với chậm trễ*
- Inverting Voltage-Level Detector with Hysteresis: *bộ dò tìm mức điện áp đảo mạch với tính trễ*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch phần 1, 2, 3*

1. Giới thiệu

Trong bộ dò tìm cắt gốc của phần 4.2 và 4.3, điện áp trễ V_H được canh giữa trên điện áp tham chiếu zero V_{ref}. Ta cũng có được một tổ hợp các mạch biểu thị tính trễ xung quanh điện áp ở tâm vốn hoặc dương hoặc âm. Ví dụ có một

ứng dụng yêu cầu phải có một đầu ra dương, V_o, lúc đầu vào E_i nằm bên trên một điện áp ngưỡng trên V_{UT} = 12V. Cũng vậy, chúng ta có thể muốn V_0 tiến đến giá trị âm lúc E_i nằm bên dưới điện áp ngưỡng dưới, ví dụ V_{LT} = 8 V. Những yêu cầu này được khái quát hóa trong đồ thị của V_0 biến thiên theo E_i trong hình 4.6. V_H được lượng giá từ phương trình 4.3 như sau

$$V_H = V_{UT} - V_{LT} = 12\text{ V} - 8\text{ V} = 4\text{ V}$$

Điện áp trễ V_H sẽ được đặt giữa trên giá trị trung bình của V_{UT} và V_{LT}. Giá trị trung bình này được gọi là điện áp tâm V_{ctr} trong đó

$$V_{ctr} = \frac{V_{UT} + V_{LT}}{2} = \frac{12V + 8V}{2} = 10V$$

Lúc chúng ta thử cấu tạo kiểu bộ dò tìm điện áp này, thì yêu cầu phải có bốn đặc tính: (1) một điện trở có thể điều chỉnh được xác lập của các giá trị V_H; (2) một điện trở có thể điều chỉnh riêng biệt để xác lập giá trị của V_{ctr}; (3) xác lập V_H và V_{ctr} sẽ không tác dụng lẫn nhau và (4) điện áp tâm V_{ctr} phải bằng hoặc có quan hệ với điện áp tham chiếu bên ngoài V_{ref}

2. Bộ dò tìm mức điện áp không đảo mạch với chậm trễ

Điện trở hồi tiếp dương từ đầu ra đến đầu vào (+) chỉ cho biết sự có mặt của tính trễ trong mạch của hình 4.7. E_i được áp thông qua R để vào đầu vào (+), vì thế mạch này không đảo mạch. (Lưu ý rằng E_i phải là một nguồn tổng trở thấp hoặc đầu ra của một bộ lặp lại điện áp hoặc một bộ khuếch đại op amp.) Điện áp tham chiếu V_{ref} được áp vào đầu vào (-) của op amp.

Các điện áp ngưỡng trên và ngưỡng dưới có thể được

tìm từ phương trình sau đây:

$$V_{UT} = V_{ref}(1+\frac{1}{n}) - \frac{-V_{sat}}{n} \qquad (4.4a)$$

$$V_{LT} = V_{ref}(1+\frac{1}{n}) - \frac{+V_{sat}}{n} \qquad (4.4b)$$

Điện áp trễ V_H được biểu thị bởi

$$V_H = V_{UT} - V_{LT} = \frac{(+V_{sat})-(-V_{sat})}{n} \qquad (4.5)$$

Trong bộ dò tìm cắt gốc, V_H được canh giữa điện áp tham chiếu 0 V. Đối với mạch điện hình 4.7, V_H không được canh giữa trên V_{ref} nhưng lại đối xứng xung quanh giá trị trung bình V_{UT} và V_{LT}. Giá trị trung bình này được gọi là điện áp tâm V_{ctr} và được tìm từ công thức

$$V_{ctr} = \frac{V_{UT}+V_{LT}}{2} = V_{ref}(1+\frac{1}{n}) \qquad (4.6)$$

So sánh các vị trí của V_{ctr} và V_{ref} trong hình 4.6. Cũng so sánh phương trình 4.5 và 4.6 để thấy n xuất hiện trong cả hai phương trình. Điều này có nghĩa rằng bất cứ sự điều chỉnh nào về điện trở nR cũng đều có ảnh hưởng đến V_{ctr} và V_H.

3. Bộ dò tìm mức điện áp đảo mạch với tính trễ

Nếu E_i và V_{ref} được trao đổi cho nhau ở hình 4.7a, thì kết quả là ta có bộ dò tìm mức điện áp đảo mạch với tính trễ (xem hình 4.8). Các biểu thức dành cho V_{UT} và V_{LT} là

$$V_{UT} = \frac{n}{n+1}(V_{ref}) + \frac{+V_{sat}}{n+1} \qquad (4.7a)$$

$$V_{LT} = \frac{n}{n+1}(V_{ref}) + \frac{-V_{sat}}{n+1} \qquad (4.7b)$$

V_{ctr} và V_H sau đó được tìm là

$$V_{ctr} = \frac{V_{UT} + V_{LT}}{2} = \left(\frac{n}{n+1}\right)V_{ref} \qquad (4.8)$$

$$V_H = V_{UT} - V_{LT} = \frac{(+V_{sat}) - (-V_{sat})}{n+1} \qquad (4.9)$$

Lưu ý rằng V_{ctr} và V_H cả hai đều phụ thuộc vào n và do đó chúng không thể điều chỉnh một cách độc lập.

Topic 5

VOLTAGE - LEVEL DETECTOR WITH INDEPENDENT ADJUSTMENT OF HYSTERESIS AND CENTER VOLTAGE

1. Introduction

The circuit of Fig. 4-9 is a noninverting voltage-level detector with independent adjustment of hysteresis and center voltage. In this circuit, the center voltage V_{ctr} is determined by both resistor mR and the reference voltage V_{ref}. V_{ref} can be either supply voltage +V or -V. Remember that the op amp's supply voltage is being used for a lower parts count. Hysteresis voltage V_H is determined by resistor nR. If resistor nR is adjustable, then V_H can be adjusted independently of V_{ctr}. Adjusting resistor mR adjusts Vctr without affecting V_H. Note that the signal source, E_i, must be a low-impedance source.* The key voltages are shown in Fig. 4-9 and are designed or evaluated from the following equations:

$$V_{UT} = -\frac{-V_{sat}}{n} - \frac{V_{ref}}{m} \quad (4.10a)$$


$$V_{LT} = \frac{-V_{ref}}{m} - \frac{+V_{sal}}{n} \quad (4.10b)$$

$$V_H = V_{UT} - V_{LT} = \frac{(+V_{sat}) - (-V_{sat})}{n} \quad (4.11)$$


---

* If not, buffer E_i with a voltage follower as shown in Section 3-6.

$$V_{ctr} = \frac{V_{UT} + V_{LT}}{2} = -\frac{V_{ref}}{m} - \frac{+V_{sat} + (-V_{sat})}{2n} \quad (4.12a)$$



(a) Comparator with independent adjustments for hysteresis and reference voltage.



(b) Waveshapes for V_o and E_i.

FIGURE 4-9 Resistor mR and supply voltage - V establish the center voltage V_{ctr}. Resistor nR allows independent adjustment of the hysteresis voltage V_H symmetrically around V_{ctr}.

The general equation for V_{ctr}, seems complex. However, if the magnitudes of $+V_{sat}$ and $-V_{sat}$ are nearly equal, then V_{ctr}, is expressed simply by

$$V_{ctr} = -\frac{V_{ref}}{m} \tag{4.12b}$$

So V_{ctr} depends only on m and V_H depends only on n.

The following example shows how easy it is to design a battery-charger control circuit using the principles studied in this section.

2. Battery-Charger Control Circuit

Following is an example of the design procedure for a battery-charger control circuit.

EXAMPLE 4- 6

Assume that you want to monitor a 12-V battery. When the battery's voltage drops below 10.5 V, you want to connect it to a charger. When the battery voltage reaches 13.5 V, you want the charger to be disconnected. Therefore, V_{LT} = 10.5 V and V_{UT} = 13.5 V. Let us use the - V supply voltage for V_{ref} and assume that it equals - 15.0 V. Further, let us assume that $\pm V_{sat} = \pm$ 13.0 V. Find (a) V_H and V_{ctr}; (b) resistor mR; (c) resistor nR.

Design Procedure

1. From Eqs. (4-11) and (4-12a), find V_H and V_{ctr}.

$$V_H = V_{UT} - V_{LT} = 13.5V - 10.5V = 3.0V$$

$$V_{ctr} = \frac{V_{UT} + V_{LT}}{2} = \frac{13.5V + 10.5V}{2} = 12.0\,\text{V}$$

Note that the center voltage is the battery's nominal voltage.

2. Arbitrarily choose resistor R to be a readily available value of 10 kΩ. From Eq. (4-12b), choose V_{ref} as -15 V to make the sign of m positive:

$$m = -\left(\frac{V_{ref}}{V_{ctr}}\right) = -\left(\frac{-15V}{12V}\right) = 1.25$$

Therefore, mR = 1.25 X 10k Ω, = 12.5 kΩ.

3. From Eq. (4-11), find n.

$$n = \frac{+V_{sat} - (-V_{sat})}{V_H} = \frac{13V - (-13V)}{3} = 8.66$$

Therefore, nR = 86.6 kΩ.

The final circuit is shown in Fig. 4-10. When E_i drops below 10.5 V, V_o goes negative, releasing the relay to its normally closed position. The relay's normally closed (NC) contacts connect the charger to battery E_i Diode D_p, protects the transistor against excessive reverse bias when $V_o = -V_{sat}$. When the battery charges to 13.5V, V_o switches to + V_{sat}, which turns on the transistor and operates the relay, whose NC contacts open to disconnect the charger. Diode D_2 protects both op amp and transistor against transients developed by the relay's collapsing magnetic field.

One final note. Suppose that the application requires an inverting voltage-level detector with hysteresis. That is, V_o must go low when E_i goes above V_{UT} and V_o must go high when E_i drops below V_{LT}. For this application, do not change the circuit or design procedure for the noninverting voltage-level detectors, simply add an inverting amplifier, or inverting comparator, to the output V_o.




FIGURE 4-10 Battery-charge control for solution to Example 4-6. Adjust *mR* for V_{ctr} = 12 V in the test circuit of Fig. 4-9 and adjust *nR* for $V_H = 3$ V centered on V_{ctr}.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *giới thiệu*
- Battery-Charger Control Circuit: *mạch điều khiển bộ tích điện cho ắc quy*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch phần 1, 2, 3*

1. Giới thiệu

Mạch ở hình 4.9 là một bộ dò tìm mức điện áp đảo mạch với điện áp trễ và điện áp giữa có thể điều chỉnh độc lập.Trong mạch này, điện áp giữa V_{ctr} được xác định bởi cả hai điện trở mR và điện áp tham chiếu V_{ref}. V_{ref} có thể hoặc là điện áp nguồn + V hoặc - V. Hãy nhớ rằng điện áp nguồn của op amp hiện đang được dùng, dùng để đếm các

phần thấp hơn. Điện áp trễ V_H được xác định bởi điện trở nR. Nếu điện trở nR điều chỉnh được, thì V_H có thể điều chỉnh một cách độc lập với V_{ctr}. Sự điều chỉnh điện trở mR điều chỉnh V_{ctr} mà không ảnh hưởng đến V_H. Lưu ý rằng nguồn tín hiệu E_i phải là một nguồn tổng trở thấp. Các điện áp chủ yếu như được minh họa ở hình 4.9 và được thiết kế hoặc được lượng giá từ các phương trình sau đây:

$$V_{UT} = -\frac{-V_{sat}}{n} - \frac{V_{ref}}{m} \quad (4.10a)$$

$$V_{LT} = \frac{-V_{ref}}{m} - \frac{+V_{sat}}{n} \quad (4.10b)$$

$$V_H = V_{UT} - V_{LT} = \frac{(+V_{sat}) - (-V_{sat})}{n} \quad 94.11)$$

$$V_{ctr} = \frac{V_{UT} + V_{LT}}{2} = -\frac{V_{ref}}{m} - \frac{+V_{sat} + (-V_{sat})}{2n} \quad (4.12a)$$

Phương trình tổng quát dành cho V_{ctr} dường như là phức tạp. Tuy nhiên, nếu độ lớn của + V_{sat} và - V_{sat} gần bằng nhau thì V_{ctr} được biểu thị bởi công thức.

$$V_{ctr} = -\frac{V_{ref}}{m} \quad (4.12b)$$

Vậy V_{ctr} chỉ phụ thuộc vào m và V_H chỉ phụ thuộc vào n.

Ví dụ sau đây biểu thị cách thức dễ dàng để thiết kế một mạch điều khiển bộ tích điện cho ắc quy bằng cách sử dụng các nguyên lý được nghiên cứu trong phần này.

2. Mạch điều khiển bộ tích điện cho ắc quy

Sau đây là một ví dụ về phương pháp thiết kế cho mạch điều khiển ắc quy tích điện.

Mạch cuối cùng được biểu thị trong hình 4.10. Lúc E_i giảm bên dưới 10.5 V, thì V_0 tiến đến giá trị âm, đưa rờ-le trở về với vị trí đóng bình thường. Công tắc đóng bình thường của rờ-le (NC) nối kết với bộ phận tích điện với bình ắc quy E_i. Điốt D_1 bảo vệ transistor chống lại thiên áp đảo bị vượt trội lúc $V_0 = -V_{sat}$. Lúc ắc quy tích điện lên đến giá trị 13.5 V, thì V_0 hoán chuyển sang $+V_{sat}$, nó mở transistor và làm cho rờ le hoạt động, các công tắc NC mở để ngắt nối kết bộ phận tích điện. Điốt D_2 bảo vệ cả op amp lẫn transistor chống lại sự chuyển tiếp được tạo ra do bởi từ trường giảm của rờ le.

Một điều sau cùng cần lưu ý. Giả sử rằng ứng dụng yêu cầu phải có một bộ dò tìm mức điện áp đảo mạch với tính trễ. Có nghĩa là V_0 phải đến giá trị thấp E_i bên trên giá trị V_{UT} và V_0 phải cao lúc E_i giảm bên dưới V_{LT}. Đối với ví dụ này, bạn đừng thay đổi mạch hoặc phương pháp thiết kế dành cho bộ dò tìm lúc mức điện áp không đảo mạch, đơn giản chỉ cần bổ sung thêm một bộ khuếch đại đảo mạch hoặc một bộ so sánh đảo mạch vào đầu ra V_0.

Topic 6

ON-OFF CONTROL PRINCIPLES

1. Comparators in Process Control

Design Example 4-6 illustrates one of the most important applications of positive feedback circuits with hysteresis. They make excellent low-cost on-off controls. The circuit of Fig. 4-10 turns a charger on when battery voltage is below 10.5 V. It also turns the charger off when battery voltage exceeds 13.5 V. Note that the 10.5-to -13.5-V area is the memory or hysteresis range. If the battery voltage is 12.0 V, it can be either in the process of charging or discharging, depending on the last command.

2. The Room Thermostat as a Comparator

The temperature control in a room is a familiar example of on-off control. Let's draw an analogy to our comparator circuits. You adjust the temperature pointer to 65°F. This corresponds to V_{ctr}. The manufacturer builds in the hysteresis. Turn heat on if the temperature is below 63°F. Turn heat off if the temperature is above 67°F. If the temperature is in the memory range (63° to 67°F), remember the last command. The memory range corresponds to V_H.

3. Selection/Design Guideline

Controls that are to be operated by the general public all share common characteristics with the comparators of Sections 4-4 and 4-5. The customer can only adjust V_{ctr}. V_H is

present or, in some applications, the V_H control is brought out for the customer. These types of control circuits are fail safe. If temperature is set to 50°F, the room simply gets colder. They do not contain the possibility of catastrophic failure. That is, they won't mix up V_{UT} and V_{LT}.

The control circuit of the next section gives high-precision adjustments for the upper and lower setpoints for process control applications. It contains the possibility of runaway operation. Controls for V_{UT} and V_{LT} must be available only to a knowledgeable person and never to the general public.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Comparators in Process Control: *các bộ so sánh trong quy trình điều khiển*
- The Room Thermostat as a Comparator: *bộ ổn nhiệt trong phòng được chọn làm một bộ so sánh*
- Selection/Design Guideline: *một bộ điều khiển điểm xác lập có thể được điều chỉnh một cách độc lập.*

Translate the sections 1, 2, into Vietnamese - *Bài dịch phần 1, 2*

1. Các bộ so sánh trong quy trình điều khiển

Ví dụ thiết kế 4.6 minh họa một ứng dụng quan trọng nhất của hồi tiếp dương với tính trễ. Chúng tạo nên các bộ phận điều khiển on-off với giá thành thấp. Mạch ở hình 4.10 mở một bộ tích điện vào lúc điện áp của ắc quy bên dưới 10.5 V. Nó cũng ngắt bộ phận tích điện lúc điện áp của ắc quy vượt quá 13.5 V. Lưu ý rằng vùng 10.5 đến 13.5 V là bộ nhớ hoặc miền trễ. Nếu điện áp ắc quy là 12.0 V,

thì nó có thể hoặc nằm trong quy trình tích điện hoặc phóng, phụ thuộc vào lệnh cuối cùng.

2. Bộ ổn nhiệt trong phòng được chọn làm một bộ so sánh

Bộ điều khiển nhiệt độ trong một phòng là một ví dụ quen thuộc của bộ điều khiển on-off. Chúng ta vẽ hãy một mạch tương tự với mạch của bộ so sánh. Bạn điều chỉnh con trỏ nhiệt độ lên đến 65 ^{0}F. điều này tương ứng với V_{ctr}. Nhà sản xuất cấu tạo theo tính trễ. Mở nhiệt (trạng thái on) nếu nhiệt độ bên dưới 63^{0}F. Ngắt nhiệt (off) nếu nhiệt độ bên trên 67^{0}F. Nếu nhiệt độ nằm trong miền bộ nhớ (63^0 đến 67^{0}F), thì cần phải nhớ lệnh cuối cùng. Miền bộ nhớ tương ứng với V_H

Topic 7

AN INDEPENDENTLY ADJUSTABLE SETPOINT CONTROLLER

1. Principle of Operation

The circuit to be presented will allow both upper setpoint voltage V_{UT} and lower setpoint voltage V_{LT} to be adjusted independently and with precision. The principle of operation is straightforward. Set up a voltage with one fixed resistor and two adjustable resistors as in Fig. 4-11.


When a single-pole double-throw (SPDT) switch is thrown to one position, it grounds the upper setpoint adjust pot. Adjust R_{UT} so that the upper setpoint voltage V_{UT} appears at the setpoint voltage output, V_{set} [see Fig. 4-11 (a)]. Then throw the switch to its remaining position as in Fig. 4-11(b). Adjust R_{LT} so that V_{LT} appears on the V_{set} line.

Before we design and analyze the hardware to make an electronically controlled SPDT switch, let us define the required output-input characteristics.

2. Output-Input Characteristics *of* an Independently *Adjustable Setpoint* Controller

Two outputs are required from our basic controller. The first is shown in Fig. 4-12(a). The setpoint voltage output V_{set} is needed for two reasons. First, it will be applied to one input of the in-out comparator (number 1 in Fig. 4-13). Second, it

must be available for system test or calibration to trained test persons (not the public).



(a) If $E_i > V_{UT}$, the switch is thrown to the right and grounds the upper setpoint adjust pot. If $V_{LT} < E_i < V_{UT}$, stay there (memory).


(b) If $E_i < V_{LT}$, the switch is thrown to the left and grounds the lower setpoint adjust pot. If $V_{LT} < E_i < V_{UT}$, stay there (remember last command).

FIGURE 4-11 Separately adjustable setpoint or threshold voltages are designed with an electronically controlled SPDT switch, two pots, one resistor, and a power supply. For the resistor values shown, setpoint voltages are independently adjusted for any value between 0 and 5 V

The second output voltage required is shown in Fig. 4-12(b). It is the input-output characteristic of the control system (number 1 in Fig. 4-13). Both output characteristics exhibit hysteresis.

3. Choice of Setpoint Voltages

In Fig. 4-11, the resistor components were chosen to give a range of 0 to 5 V for the setpoint voltage adjustments. In Fig. 4-12, V_{UT} was chosen to be 2.0 V and V_{LT} was chosen to be 0.5 V



(a) Controller setpoint output vs. E_i. (b) Controller input–output characteristic.

FIGURE 4-12 An on-off controller with independent setpoint voltages, V_{UT} and V_{LT} has two distinct characteristics. The setpoint voltage depends on the input voltage as in (a). The input-output characteristic exhibits hysteresis as in (b).

4. Circuit for Independently Adjustable Setpoint Voltage

We only have to add two more parts to the basic voltage divider of Fig. 4-11. One is a 10-kΩ resistor and the other is three-fourths of an LM339 open-collector comparator.

Recall from Lesson 2 that the LM339 usually works single supply with a ground at pin P. an its negative rail. If differential input voltage E_d is negative for any one of its four comparators, the corresponding output switch is closed. This grounds the comparator's output terminal (and, incidentally, a setpoint pot). If E_d is positive [(+) In above (-) In] the output


switch is open (and, incidentally, disconnects an adjustment pot).

The control circuit is finally presented in Fig. 4-13(a). The alignment procedure is presented as a flowchart showing the cause-and-effect sequence in Fig. 4-13(b). Study the alignment procedure carefully. It explains how the circuit works.

You will probably draw the following conclusions from your study.

1. Comparators 2 and 3 form a single-pole, double-throw switch to ground the bottom terminal and activate either R_{UT} or R_{LT} (see Fig. 4-11).
2. Comparator 1 is the output-input control. V_{set} is either at V_{UT} or at V_{LT} and is applied to 1's (-) input. Since E_i is applied to the (+) input, the circuit is inherently noninverting [see Fig. 4-12(b)].
3. This circuit makes an excellent laboratory experiment since it has a parts count of only five.

In practice, V_{O1}, will usually drive a relay or optocoupler with triac output. Therefore, V_{O1}, should be buffered or use the remaining LM339 comparator to (a) invert the output-input characteristic, or (b) avoid loading R_{PU} below either setpoint voltages.



(a) Circuit for independent settings of upper and lower setpoint voltages V_{UT} and V_{LT}.

<u>Alignment procedure:</u>

1. Adjust R_{LT} and R_{UT} for maximum resistance.

2. Ground E_{in}, → E_d of No. 1 goes negative.

↓

No. 1 output switch closes, V_{o_1}, ≅ 0.1 V

↓

No. 2 E_d = positive, switch opens	No. 3 E_d = negative, switch closes
↓	↓
R_{LT} disconnected	Pin 14 grounded, set <u>R_{UT} for $V_{ref} = V_{UT}$</u>

3. Set E_{in} greater than V_{UT}, → E_d of No. 1 goes positive,

↓

No. 2 E_d = negative, switch closes	No. 3 E_d = positive, switch opens
↓	↓
Pin 1 grounded, set <u>R_{LT} for $V_{ref} = V_{LT}$</u>	R_{UT} disconnected

(b) Alignment procedure and operating sequence.

FIGURE 4-13 Circuit, alignment procedure, and operating sequence for a control module that allows independent adjustment of upper and lower setpoint voltages.

5. Precautions

One last time, suppose that V_{UT} is adjusted to a value below V_{LT}. Upon power up, one of two events will occur: (1) the system will not start up, or (2) the system will turn on and remain on until destruction occurs.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Principle of Operation: *nguyên lý hoạt động*
- Output-Input Characteristics *of* an Independently Adjustable Setpoint Controller: *đường đặc trưng đầu ra - đầu vào của một bộ điều khiển điểm cài đặt có thể điều chỉnh một cách độc lập*
- Choice of Setpoint Voltages: *chọn lựa các điện áp của điểm cài đặt*
- Circuit for Independently Adjustable Setpoint Voltage: *mạch dành cho điện áp điểm cài đặt có thể điều chỉnh một cách độc lập*
- Precautions: *cảnh báo*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch phần 1, 2, 3*

1. Nguyên lý hoạt động

Mạch có mặt sẽ cho phép cả điện áp điểm xác lập bên trên V_{UT} và điện áp điểm xác lập bên dưới V_{LT} phải được điều chỉnh một cách độc lập với độ chính xác cao. Nguyên lý hoạt động này thật đơn giản. Cần xác lập một điện áp với một điện trở cố định và hai điện trở có thể điều chỉnh như trong hình 4.11.

Lúc có một công tắc hai đầu một cực (SPDT) tiếp xúc với một vị trí, thì nó tiếp đất bộ phận điều chỉnh điểm cài đặt trên. Điều chỉnh R_{UT} để điện áp điểm cài đặt trên V_{UT} xuất hiện tại đầu ra của điện áp điểm cài đặt, V_{set} (xem hình 4.11a). Sau đó đảo công tắc sang phần còn lại của nó như trong hình 4.11b. Điều chỉnh R_{LT} để V_{LT} xuất hiện trên đường V_{set}.

Trước khi thiết kế và phân tích phần cứng để tạo nên một công tắc SPDT được điều khiển dưới dạng điện tử, chúng ta hãy xác định đường đặc trưng đầu ra, đầu vào theo yêu cầu.

2. Đường đặc trưng đầu ra - đầu vào của một bộ điều khiển điểm cài đặt có thể điều chỉnh một cách độc lập

Hai đầu ra cần thiết từ bộ điều khiển cơ bản của chúng ta. Đầu ra đầu tiên được minh họa trong hình 4.12a. Đầu ra điện áp, điểm cài đặt V_{set} cần thiết vì hai lý do. Trước tiên, nó sẽ được áp vào một đầu vào của bộ so sánh đầu vào - đầu ra (số 1 trong hình 4.13). Thứ hai, nó phải có sẵn để thử nghiệm hệ thống hoặc có thể định chuẩn dùng cho những người thử nghiệm.

Điện áp đầu ra thứ hai cần thiết được minh họa trong hình 4.12 b. Đây là đặc trưng đầu vào - đầu ra của hệ thống điều khiển (số 1 trong hình 4.13). Cả hai đặc trưng đầu ra đều thể hiện tính trễ.

3. Chọn lựa các điện áp của điểm cài đặt

Trong hình 4.11, các thành phần điện trở được chọn để cho ta một miền từ 0 cho đến 5 V dùng cho mục đích điều chỉnh điện áp điểm cài đặt. Trong hình 4.12, V_{UT} đã được chọn là 2,0 V và V_{LT} được chọn là 0,5 V.

4. Mạch dành cho điện áp điểm cài đặt có thể điều chỉnh một cách độc lập

Chúng ta chỉ phải bổ sung thêm hai phần và bộ chia điện áp cơ bản ở hình 4.11. Một phần là một điện trở 10 kΩ và một phần khác là ba phần tư của một bộ so sánh có bộ góp mở LM 339.

Hãy nhớ lại từ bài 2 rằng LM 339 thường hoạt động nguồn đơn với một bộ phận tiếp đất tại pin 12 trên rail âm của nó. Nếu điện áp đầu vào sai phân E_d âm ứng với bất kỳ một trong bốn bộ so sánh của nó, thì công tắc đầu ra tương ứng phải đóng. Điều này làm tiếp đất cực ra của bộ so sánh (và tiếp đất luôn bộ phận điểm cài đặt). Nếu E_d là dương (In (+) nằm bên trên In (-)) thì công tắc đầu ra mở (và ngắt một điểm điều chỉnh).

Mạch điều khiển cuối cùng được trình bày trong hình 4.13a. phương pháp gióng hàng cũng được trình bày dưới dạng một lưu đồ để biểu thị quan hệ nhân quả trong hình 4.13b. Chúng ta nghiên cứu phương pháp gióng hàng một cách cẩn thận. Nó giải thích cách hoạt động của mạch.

Bạn sẽ có thể rút ra các kết luận sau đây từ phần nghiên cứu.

1. *Các bộ so sánh 2 và 3 tạo nên một công tắc hai mũi tên một cực để tiếp đất cực đáy và kích hoạt hoặc R_{UT} hoặc R_{LT} (xem hình 4.11).*
2. *Bộ so sánh 1 là bộ điều khiển đầu vào - đầu ra. V_{set} nằm tại V_{UT} hoặc V_{LT} và được áp vào đầu vào (-) của 1. Bởi vì E_i được áp vào đầu vào (+), cho nên mạch này rõ ràng là không đảo mạch (xem hình 4.12b).*
3. *Mạch này tạo nên một phần thí nghiệm xuất sắc bởi vì nó có các bộ đếm phần chỉ có năm.*

Trong thực tế V_{01} thường vận hành một rờ-le hoặc một

bộ ép với ba đầu ra. Do đó V_{01} sẽ được đệm hoặc sử dụng bộ so sánh LM 339 còn lại để (a) đảo đường đặc trưng đầu ra - đầu vào hoặc (b) tránh tải R_{PU} bên dưới các điện áp điểm cài đặt.

5. Cảnh báo

Giả sử rằng V_{UT} được điều chỉnh sang một giá trị bên dưới V_{LT}. Khi điện tăng, thì một trong hai sự cố sẽ xảy ra: (1) hệ thống sẽ không khởi động, hoặc (2) hệ thống sẽ mở và giữ lại cho đến khi xảy ra sự cố trì hoãn.

Topic 8

IC PRECISION COMPARATOR, 111/311

1. Introduction

The 111 (military) or 311 (commercial) comparatór is an IC that has been designed and optimized for superior performance in voltage-level-detector applications. A comparator should be fast. That is, its output should respond quickly to changes at its inputs. The 311 comparator is much faster than the 741 op amp but not as fast as many of today's high-speed comparators. The subject of speed is discussed in Section 4-11, "Propagation Delay."

The 311 is an excellent choice for a low-cost comparator because of its versatility. Its output is designed *not* to bounce between $\pm V_{sat}$ but can be changed quite easily. As a matter of fact, if you are interfacing to a system with a different supply voltage, you simply connect the output to the new supply voltage via a pull-up resistor. We begin by examining the operation of the output terminal.

2. Output Terminal Operation

A simplified model of the 311 in Fig. 4-14(a) shows that its output behaves like a switch connected between output pin 7 and pin 1. Pin 7 can be wired to any voltage V^{++} with magnitudes up to 40 V more positive than the -V supply terminal (pin 4). When (+) input pin 2 is more positive than (-)input pin

3, the 311's equivalent output switch is open. V_o, is then determined by V^{++} and is +5 V


When the (+) input is less positive than (below) the (-) input, the 311's equivalent output switch closes and extends the ground at pin 1 to output pin 7. Here is one important difference between the 311 and the 339. The 339 has no equivalent to pin 1. There is no separate switch return terminal on the 339 as there is on the 311.

R_f and R_i add about 50 mV of hysteresis to minimize noise effects so that pin 2 is essentially at 0 V. Waveshapes for V_o and E_i are shown in Fig. 4-14(b). V_o is 0 V (switch closed) for positive half-cycles of E_i: V_o is +5 V (switch open) for negative half-cycles of E_i. This is a typical interface circuit; that is, voltages may vary between levels of + 15 V and -15 V, but V_o, is restrained between +5 V and 0 V, which are typical digital signal levels, so the 311 can be used for converting analog voltage levels to digital voltage levels for interfacing applications.


3. Strobe Terminal Operation

The strobe terminal of the 311 is pin 6 (see also Appendix 3). This strobe feature allows the comparator output either to respond to input signals or to be independent of input signals. Fig. 4-15 uses the 311 comparator as a zero-crossing detector.

A 10-kΩ resistor is



(a) Zero-crossing detector with hysteresis.




(b) Output and input voltages.


FIGURE 4-14 Simplified model of the 311 comparator with input and output voltage waveforms.

connected to the strobe terminal. The other side of the resistor is connected to a switch. With the strobe switch open, the 311 operates normally. That is, the output voltage is at V^{++} for negative values of E_i and at 0 for positive values of E_i. When the strobe switch is closed (connecting the 10kΩ to ground), the output voltage goes to V^{++} regardless of the input signal. V_o will stay at V^{++} as long as the strobe switch is closed [see Fig. 415(b)]. The output is then independent of the inputs until the strobe switch is again opened.

The strobe feature is useful when the comparator is used with a tnicrocontroller for handshake (control) signals. If the microcontroller outputs a logic 0 to pin 1 of the 311 comparator, the strobe switch is closed. Thus no extraneous signal will be connected to the microcontroller. When the programmer wishes the microcontroller to receive data from the 311, a logic 1 is applied to pin 1. Current from the strobe terminal should belimited to about 3 mA. If the strobe feature is not used, the strobe terminal is left open or wired to + V (see Appendix 3)



(a) 311 with strobe control.



(b) When the strobe switch is closed, $V_o = V^{++}$.

FIGURE 4-15 Operation of the strobe terminal.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *giới thiệu*
- Output Terminal Operation: *hoạt động của cực ra*

- Strobe Terminal Operation: *hoạt động của cực phân tích (cực dò)*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch phần 1, 2, 3*

1. Giới thiệu

Bộ so sánh 111 (quân sự) hoặc 311 (thương mại) là một IC được thiết kế và được tối ưu hóa cho các hoạt động cao cấp trong các ứng dụng bộ dò tìm điện áp. Một bộ so sánh sẽ phải nhanh. Có nghĩa rằng, đầu ra của nó sẽ đáp ứng một cách nhanh chóng các thay đổi của đầu vào. Bộ so sánh 311 thì nhanh hơn bộ op amp 741 nhưng không nhanh bằng các bộ so sánh tốc độ cao ngày nay. Chủ đề về tốc độ sẽ được thảo luận trong phần 4.11 "Sự trì hoãn truyền tải).

311 là một lựa chọn tối ưu dành cho bộ so sánh giá thành thấp do bởi tính đa dạng của nó. Đầu ra của nó được thiết kế không bị ràng buộc giữa $\pm V_{sat}$ nhưng có thể thay đổi được hoàn toàn dễ dàng. Chúng ta bắt đầu xem xét hoạt động của cực ra.

2. Hoạt động của cực ra

Một mô hình đơn giản của 311 trong hình 4.14a cho thấy rằng đầu ra của nó có đặc điểm giống hệt như một công tắc được nối giữa đầu ra pin 7 và pin 1. Pin 7 có thể được quấn dây đến bất cứ giá trị điện áp V^{++} nào với độ lớn lên đến 40 V dương hơn cực nguồn - V (pin 4). Lúc đầu vào (+) pin 2 dương hơn đầu vào (-) pin 3, thì công tắc đầu ra 311 mở. V_0 được khẳng định bởi V^{++} và + 5V.

Lúc đầu vào (+) ít dương hơn (bên dưới) đầu vào (-) thì công tắc đầu ra tương đương của 311 đóng và mở rộng đến đất tại pin 1 cho đến đầu ra pin 7. Đây là một trong những sự khác biệt quan trọng nhất giữa 311 và 339. 339 thì không

có sự tương đương với pin 1. Do đó không có công tắc riêng biệt để điều khiển cực trên 339 như đã từng có trên 311.

R_f và R_i cộng hoặc trừ 50 mV điện áp trễ để cực tiểu hóa hiệu ứng các tiếng ồn sao cho pin 2 về mặt cơ bản nằm tại 0 V. Các dạng sóng dành cho V_0 và E_i được minh họa trong hình 4.14b. V_0 là 0 V (công tắc đóng) dành cho nửa chu kỳ dương của E_i. V_0 là + 5 V (công tắc mở) dành cho nửa chu kỳ âm của E_i. Đây là một mạch giao tiếp tiêu biểu; có nghĩa rằng các điện áp có thể biến thiên giữa các mức +15 V và - 15 V, nhưng V_0 thì bị cưỡng bức giữa + 5 V và 0 V, đây là các mức tín hiệu kỹ thuật số tiêu biểu, vì thế 311 có thể dùng để biến đổi các mức điện áp tương tự sang các mức điện áp kỹ thuật số dành cho các ứng dụng giao tiếp.

3. Hoạt động của cực phân tích (cực dò)

Cực phân tích của 311 là pin 6. Tính năng dò cho phép đầu ra của bộ so sánh hoặc tương ứng với các tín hiệu vào hoặc độc lập với các tín hiệu vào. Hình 4.15 sử dụng bộ so sánh 311 làm bộ dò tìm cắt gốc. Một điện trở 10 kΩ được nối với cực phân tích. Phía kia của điện trở thì được nối với một công tắc. Với công tắc phân tích được mở, thì 311 hoạt động bình thường có nghĩa rằng điện áp ra tại V^{++} với các giá trị âm của E_i và nằm tại 0 với các giá trị dương của E_i. Lúc công tắc phân tích (strobe switch)) được đóng (nối kết 10 kΩ với đất) thì điện áp đầu ra tiến đến V^{++} bất kể tín hiệu vào. V_0 vẫn giữ tại giá trị V^{++} khi công tắc phân tích được đóng (xem hình 4.15b). Đầu ra như thế sẽ độc lập với đầu vào đến khi công tắc phân tích được mở lần nữa.

Tính năng phân tích hữu dụng lúc bộ so sánh được dùng với một bộ vi điều khiển để xử lý tín hiệu. Nếu bộ vi điều khiển xuất một logic 0 sang pin 1 của bộ so sánh 311, thì công tắc phân tích được đóng. Như thế không có tín hiệu ngoại lệ nào được nối kết với bộ vi xử lý. Lúc nhà lập

trình muốn bộ vi xử lý nhận dữ liệu từ 311, thì logic 1 được áp vào pin 1. Dòng điện từ cực phân tích (sreobe terminal) sẽ bị giới hạn khoảng chừng 3 mA. Nếu tính năng phân tích này không được dùng, thì cực phân tích được để mở hoặc được quấn sang + V.

Topic 9

BIOMEDICAL APPLICATION

As previously stated, the circuit of Fig. 4-14(a) can be used to convert analog signals to digital signals with TTL levels. Consider the electrocardiogram (EKG or ECG) waveform shown in Fig. 4-16. It is to be signal conditioned for a microcontroller's counter input pin or its input capture pin.




FIGURE 4-16 A 311 comparator circuit signal conditions a biomedical signal for a computer input.

The 311 with hysteresis can be used for this application. The hysteresis level can be set so that the 311's output goes to a logic 1 only on the R wave and above a specified voltage level. The comparator's output remains at a logic 0 for normal P and T waves. If a patient has an elevated S-T segment, then this level can also cause the output of the 311 to change state and be recorded by the microcontroller. In a hospital or a doctor's office the electrocardiogram waveform is obtained from a person through sensors and passes through an isolation/instrumentation amplifier and then to the analogto-digital signal conditioning circuit. Thus the patient is always isolated from any ac power source. In the laboratory, function/arbitrary waveform generators such as HewlettPackard's HP33120A output an EKG waveform so that you may design and test biomedical equipment without having to monitor a patient.

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - ***Bài dịch***

ÁP DỤNG TRONG SINH HỌC Y KHOA

Như đã phát biểu trước đây. mạch của hình 4.14a có thể được dùng để biến đổi các tín hiệu tương tự sang các tín hiệu kỹ thuật số với các mức TTL. Khảo sát một dạng sóng điện tâm đồ (EKG hoặc ECG) như minh họa ở hình 4.16. Đây là tín hiệu được điều hòa dành cho pin đầu vào của bộ đếm trong bộ vi điều khiển hoặc pin bắt giữ đầu vào của nó. 311 với tính trễ có thể được dùng cho ứng dụng này. Mức trễ có thể được xác lập để đầu ra của 311 tiến đến logic 1 chỉ trên sóng R và bên trên một mức điện áp được chỉ định. Đầu ra của bộ so sánh vẫn giữ lại một logic âm ứng với các sóng T và P bình thường. Nếu một

bệnh nhân có đoạn S-T được nâng lên cao thì mức này cũng có thể làm cho đầu ra của 311 thay đổi trạng thái và được ghi bởi một bộ vi điều khiển. Trong một bệnh viện hoặc trong một văn phòng của bác sĩ các dạng sóng điện tâm đồ được tìm từ một người thông qua bộ cảm biến và thông qua một bộ khuếch đại cô lập/ công cụ sau đó chuyển sang mạch điều hòa tín hiệu tương tự sang kỹ thuật số. Như thế bệnh nhân luôn luôn bị cô lập khỏi bất cứ nguồn điện xoay chiều nào. Trong phòng thí nghiệm, các máy phát sóng chức năng/ tùy ý chẳng hạn như HP 33120A của HewlettPackard phát ra một dạng sóng EKG để bạn có thể thiết kế và thử nghiệm thiết bị y sinh mà không cần phải khám bệnh nhân.

Topic 10

WINDOW DETECTOR

1. Introduction

The circuit of Fig. 4-17 is designed to monitor an input voltage and indicate when this voltage goes either above or below prescribed limits. For example, IC logic power supplies for TTL must be regulated to 5.0 V. If the supply voltage should exceed 5.5 V, the logic may be damaged, and if the supply voltage should drop below 4.5 V, the logic may exhibit marginal operation. Therefore, the limits for TTL power supplies are 4.5 V and 5.5 V The power supply should be looking through a window whose limits are 4.5 V and 5.5 V, hence the name *window detector.* This circuit is sometimes called a *double-ended limit detector.*

In Fig. 4-17 input voltage E_i is connected to the (-) input of comparator A and the (+) input of comparator *B*. Upper limit V_{UT} is applied to the (+) input of A, while lower limit V_{LT} is applied to the (-) input of B. When E_i lies between V_{LT} and V_{UT} the light/alarm is off, but when E_i drops below V_{LT} or goes above V_{UT}, the light/alarm goes on to signify that E_i *is* not between the prescribed limits.

2. Circuit Operation

Circuit operation is as follows. Assume that $E_i = 5$ V. Since E_i is greater than V_{LT} and less than V_{UT} the output voltage of both comparators is at V^{++} because both output switches are open. The lamp/alarm is off. Next, assume that $E_i = 6.0\ V$ or

$E_i > V_{UT}$ The input at pin 3 of A is more positive than at pin 2, so the A output is at the potential of pin 1 or ground. This ground lights the lamp, and V_o, = 0V. Now assume that E_i drops to 4.0 V or $E_i < V_{LT}$ The (+) input of *B* is less than its (-) input, so the *B* output goes to 0 V (the voltage at its pin 1). Once again, this ground causes the lamp/alarm to light. Note that this application shows that output pins of 311 can be connected together and the output is at V^{++} only when the output of each comparator is at V^{++}.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *giới thiệu*
- Circuit Operation: *hoạt động của mạch*

Translate into Vietnamese - *Bài dịch*

1. Giới thiệu

Mạch ở hình 4.17 được thiết kế để giám sát một điện áp đầu vào và cho biết lúc nào thì điện áp này hoặc bên trên hoặc bên dưới giới hạn được xác định trước. Ví dụ, các nguồn điện trong logic IC dùng cho TTL phải được điều hòa sang 5.0 V. Nếu điện áp nguồn vượt quá 5.5 V, thì logic có thể bị tổn hại, và nếu điện áp nguồn dưới 4.5 V thì logic có thể thể hiện các hoạt động bị hạn chế. Do đó, giới hạn của các nguồn điện TTL là 4.5 V và 5.5 V. Nguồn điện cần phải xem xét thông qua một cửa sổ mà các giới hạn của nó là 4.5 V và 5.5 V cho nên ở đây bộ dò tìm có tên là bộ dò tìm cửa sổ. Mạch này đôi khi còn được gọi là mạch dò tìm giới hạn hai đầu.

Trong hình 4.17, điện áp E_i được nối với đầu vào (-) của bộ so sánh A và đầu vào (+) của bộ so sánh B. Giới

hạn trên V_{UT} được áp vào đầu vào (+) của A, trong khi giới hạn dưới V_{LT} được áp vào đầu vào (-) của B. Lúc E_i nằm giữa V_{LT} và V_{UT}, thì đèn/chuông cảnh báo bị ngắt,nhưng lúc E_i rơi vào bên dưới V_{LT} hoặc bên trên V_{UT}, thì đèn/ chuông cảnh báo lại chuyển sang trạng thái mở để cho thấy rằng E_i không nằm giữa các giới hạn được xác lập trước.

2. Hoạt động của mạch

Hoạt động của mạch như sau. Giả sử rằng E_i = 5 V. Bởi vì E_i lớn hơn V_{LT} và nhỏ hơn V_{UT}, nên điện áp đầu ra của hai bộ so sánh đều nằm tại V^{++} bởi vì cả hai công tắc đều được mở ra. Đèn/ chuông cảnh báo bị ngắt. Kế tiếp, giả sử rằng E_i = 6.0 V hoặc $E_i > V_{UT}$. Thì đầu vào tại pin 3 của A dương hơn pin 2, vì thế đầu ra A nằm tại điện thế của pin 1 hoặc đất. Điều này làm sáng đèn và V_o = 0 V. Bây giờ giả sử rằng E_i giảm đến 4.0 V hoặc $E_i < V_{LT}$. Đầu vào (+) của B nhỏ hơn đầu vào (-) của nó, vì thế đầu ra B tiến đến 0 V (điện áp tải pin 1 của nó). Một lần nữa, điều tiếp đất này làm cho đèn báo động lóe sáng. Lưu ý rằng ứng dụng này cho thấy các pin đầu ra của 311 có thể được nối với nhau và đầu ra nằm tại V^{++} chỉ lúc đầu ra của một bộ so sánh nằm tại V^{++}.

Topic 11

PROPAGATION DELAY

1. Definition

Suppose that a signal E_i is applied to the input of a comparator as in Fig. 4-18. There will be a measurable time interval for the signal to propagate through all the transistors within the comparator. After this time interval the output begins to change. This time interval is called *response time, transit time,* or *propagation delay.*





FIGURE 4-17 Upper-andlower-threshold voltages are independent adjustable in the window detector circuit.

Before the signal is applied, the comparator is in saturation. This means that some of internal transistors contain an excess amount of charge. It is the time required to clean out these charges that is primarily responsible for propagation delay.


2. Measurement of Propagation Delay

The comparator's depth of saturation depends directly on the amount of differential input voltage. The conventional method of comparing performance of one comparator with another is to first connect a +100-mV reference voltage to one input. In Fig. 4-18(a) the reference voltage is connected to the (-) input. The other (+) input is connected to 0 V. This forces all comparators, under test for propagation delay, into the same initial state of saturation. In Fig. 4-18(b) the outputs are shown at about 0.4 V before time 0.

A fast-rising signal voltage E_i is then applied to the (+) input at time t = 0 in Fig. 4-18. If E_i is brought up to 100 mV, the comparator will be on the verge of switching but will not switch.



(a) Test circuit for propagation delay.



(b) Propagation delay is the time interval between start of an input step voltage and the output rise to 1.5 V (AD9696 comparator).

FIGURE 4-18 Propagation delay is measured by the test circuit in (a) and defined by the waveshapes in (b).

However, if E_i is brought up quickly to 100 mV plus a small amount of *overdrive,* the overdrive signal will propagate through the comparator. After a propagation delay the output comes out of saturation and rises to a specified voltage. This voltage is typically 1.5 V.

As shown in Fig. 4-18(b), a 5-mV overdrive results in a propagation delay of 4.5 ns for an AD9696 comparator. Typical response times for the 311, 522, and 710 comparators and the 301 general-purpose op amp are

Comparator	Response time for 5-mV overdrive (ns)	Response time for 20-mV overdrive (ns)
311[a]	170	100
522	17	15
710	40	20
301	>10,000	>10,000

[a] V^{++} = 5 V with a 500-Ω pull-up resistor.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Definition: *định nghĩa*
- Measurement of Propagation Delay: *đo thời gian trì hoãn truyền tải*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch phần 1, 2, 3*

1. Định nghĩa

Giả sử rằng có một tín hiệu E_i được áp với đầu vào của một bộ so sánh như trong hình 4.18. Sẽ có một mức thời gian có thể định được dùng cho tín hiệu để truyền tải thông qua tất cả các transistor bên trong bộ so sánh. Sau mức thời gian này thì đầu ra bắt đầu thay đổi. Mức thời gian này được gọi là thời gian đáp ứng, thời gian truyền hoặc sự trì hoãn truyền tải.

Trước khi tín hiệu được áp vào, bộ so sánh ở trạng thái bão hòa. Điều này có nghĩa rằng một vài transistor bên trong nó có chứa một lượng điện tích vượt trội. Thời gian cần thiết để xóa bỏ những điện tích này chính là nguyên nhân chủ yếu gây ra sự trì hoãn trong truyền tải.

2. Đo thời gian trì hoãn truyền tải

Chiều sâu của độ bão hòa trong một bộ so sánh phụ thuộc trực tiếp vào lượng điện áp đầu vào sai phân. Phương pháp quy ước để so sánh hoạt động của một bộ so sánh với một bộ so sánh khác đó là trước tiên phải nối kết điện áp tham chiếu + 100 mV với một đầu vào. Trong hình 4.18a điện áp tham chiếu được nối với đầu vào (–). Đầu vào (+) kia được nối với 0 V. Điều này sẽ cưỡng bức tất cả các bộ

so sánh trong điều kiện thử nghiệm sự trì hoãn truyền tải, vào trạng thái khởi đầu giống hệt như trạng thái bão hòa. Trong hình 4.18b các đầu ra được biểu thị khoảng chừng 0.4 V trước thời gian 0.

Một điện áp tín hiệu tăng nhanh E_i sau đó được áp vào đầu vào (+) tại thời điểm t = 0 trong hình 4.18. Nếu E_i được tăng lên 100 mV, thì bộ so sánh sẽ ở ven bờ của sự đảo mạch nhưng sẽ không đảo mạch. Tuy nhiên, nếu E_i được tăng một cách nhanh chóng lên 100 mV cộng với một lượng điện áp nhỏ nữa thì tín hiệu vượt mức này sẽ truyền tải thông qua bộ so sánh. Sau khi có một sự trì hoãn về truyền tải, đầu ra sẽ thoát ra khỏi trạng thái bão hòa và tăng đến một điện áp được chỉ định. Về mặt cơ bản thì điện áp này bằng 1.5 V.

Như minh họa ở hình 4.18b, một độ tăng vượt trội 5 mV trong một thời gian trì hoãn truyền tải bằng 4.5 ns cho bộ so sánh AD9696. Thời gian đáp ứng tiêu biểu dành cho các bộ so sánh 311, 522 và 710 và các bộ op amp mục đích chung 301 là

Topic 12

USING PSPICE TO MODEL AND SIMULATE COMPARATOR CIRCUITS

In this section, we will use PSpice and simulate the performance of two comparator circuits-the zero-crossing detector with hysteresis and the window detector. In the laboratory, you can test the performance of each and compare it to the simulation so that you can draw conclusions about both. Your version of PSpice may not have the 301 op amp or the 311 comparator listed, so we will use the 741 op amp and the LM 111 ICs in their place. The input signal to these circuits will be a triangle wave, and you will learn how to set the attributes of a pulse wave to create a triangle wave as well as how to plot V_o, versus E_i.

1. Simulation of the Zero-Crossing Detector with Hysteresis

Refer to Fig. 4-3 and create the PSpice model of the circuit. We will set the input voltage of the triangular wave to a peak value of 1 V and a frequency of 500 Hz. We wish to obtain a plot of V_o, versus E_i. To begin, place the following parts in the work area.

Draw => Get New Part

Part	Number	Library
=> uA741	1	eval.slb
=> VPULSE	1	source.slb
=> VDC	2	source.slb
=> R	2	analog.slb
=> GLOBAL	4	port.slb
=> AGND	5	port.slb

Arrange the parts as shown in Fig. 4-3. Change the attributes of the parts as given in Fig. 4-3. Now we are going to set the attributes of a pulse wave to generate a triangular wave. Set up the triangular-wave attributes by double-clicking the pulse symbol. In the pop-up box, we need to set values for DC (dc offset value), V1 (minimum input voltage), V2 (maximum input voltage), TD (time delay), TR (rise time), TF (fall time), PW (pulse width), and PER (period) as given:

DC => 0 => Save Attr

V 1 => -1 V => Save Attr => Change Display => Both name and value

V2 => 1V => Save Attr => Change Display => Both name and value

TD => 0 => Save Attr

TR => 1ms = > Save Attr

TF => 1ms = > Save Attr

PW => 1ns => Save Attr

PER => 2ms => Save Attr

Close the attribute box. Double-click on the lead from the triangle wave to the op amp and label it E_i. Double-click on the lead from the output terminal of the op amp and label it V_o. See Figure 4-19.




FIGURE 4-19 PSpice model of Fig. 4-3.

Initialize the Transient menu.

Select

Analysis => Setup => *Transient*

Click **Transient => Print Step: => 1μs**

=> Final Time: => 4ms

Save the circuit as a file with the SCH extension. Run the simulation

Analysis => Simulate

In the Probe window, select

Plot => X Axis Settings => User Defined => -1V to 1V => Axis Variable => V[E_i] Plot = > Y Axis Settings = > User Defined = > -15V to 15V

Now select

Trace => Add => V[V_o]

Obtain a printout as shown in Fig. 4-20.




FIGURE 4-20 Plot of V_o vs E_i from PSpice simulation.

2. Window Detector

In this section, we wish to model and simulate the operation of the window detector circuit shown in Fig. 4-17(a). The input signal is a triangular wave with a peak value of 10 V and a frequency of 500 Hz. Obtain a plot of V_o and E_i versus time as shown in Fig. 4-17(b). Refer to Fig. 4-17(a) and create the PSpice model of the circuit. To begin, place the following parts in the work area.

Draw => Get New Part

Part	Number	Library
=> LM111	2	eval.slb
=> VPULSE	1	source.slb
=> VDC	5	source.slb
=> R	1	analog.slb
=> GLOBAL	7	port.slb
=> AGND	7	port.slb




FIGURE 4-21 PSpice model of the window detector circuit of Fig. 4-17(a).

Arrange the parts as shown in Fig. 4-21. Change the attributes of the parts as given in Fig. 4-17(a) with a load resistor set at $10\,k\Omega$. Now we are going to set the attributes of a pulse wave to generate a positive triangular wave. The triangular-wave attributes are set by double-clicking the pulse symbol. In the pop-up box, the attributes DC (dc offset value), V1 (minimum input voltage), V2 (maximum input voltage), TD (time delay), TR (rise time), TF (fall time), PW (pulse width), and PER (period) must be set.

DC => 0V => Save Attr

V 1 = > 0V = > Save Attr = > Change Display = > Both name and value

V2 = > 10V = > Save Attr = > Change Display = > Both name and value

TD => 0 => Save Attr

TR = > 1ms = > Save Attr

TF => 1ms => Save Attr

PW => 1ns => Save Attr

PER=> 2ms = > Save Attr

Close the attribute box. Double-click on the lead from the input source to the circuit and label it E_i. Double-click on the lead from the output terminal of the window detector and label it V_o. See Fig. 4-21.

Initialize the Transient menu.

Select

Analysis => Setup => Transient

Click Transient => Print Step: => 1 μs


=> Final Time: => 2ms

Save the circuit as a file with the .SCH extension. Run the simulation

Analysis => Simulate

In the Probe window, select

Trace => Add => V[Ei] and V[Vo]



Obtain a printout as shown in Fig. 4-22.

FIGURE 4-22 Input and output waveforms of the window detector using PSpice.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Simulation of the Zero-Crossing Detector with Hysteresis: *mô phỏng bộ dò tìm cắt gốc với tính trễ*
- Window Detector: *bộ dò tìm cửa sổ*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch phần 1, 2, 3*

Trong phần này, chúng ta sẽ sử dụng PSpice và mô phỏng hoạt động của hai mạch bộ so sánh - đó là bộ dò tìm cắt gốc với tính trễ và bộ dò tìm cửa sổ. Trong phòng thí nghiệm bạn có thể thử nghiệm hoạt động của mỗi một bộ rồi so sánh nó với bộ mô phỏng để có thể rút ra kết luận về cả hai. Phiên bản PSpice của bạn có thể không có op amp 301 hoặc bộ so sánh 311 được liệt kê, vì thế chúng ta sẽ sử dụng op amp 741 và các IC LM 111 để thế chỗ. Tín hiệu đầu vào các mạch này sẽ là dạng sóng tam giác, và bạn sẽ học cách xác lập các thuộc tính của một dạng sóng xung để tạo một dạng sóng tam giác cũng như cách vẽ một đồ thị V_0 biến thiên theo E_i.

1. Mô phỏng bộ dò tìm cắt gốc với tính trễ

Tham khảo hình 4.3 và tạo mô hình PSpice của mạch. Chúng ta sẽ xác lập điện áp của dạng sóng tam giác sang giá trị cực đại bằng 1 V và tần số bằng 500 Hz. Chúng ta muốn tìm đồ thị của V_0 biến thiên theo E_i. Để bắt đầu, đưa các phần sau đây vào vùng làm việc.

Draw => Get New Part

Sắp xếp các phần như minh họa ở hình 4.3. Thay đổi các thuộc tính của các phần như được cho trong hình 4.3. Bây giờ chúng ta xác lập các thuộc tính của sóng xung để tạo ra một sóng tam giác. Xác lập các thuộc tính sóng tam giác bằng cách nhấp đúp lên biểu tượng xung. Trong hộp bật ra, chúng ta cần xác lập các giá trị dành cho DC (giá trị dịch chuyển dc) V1 (điện áp đầu vào cực tiểu) V2 (điện áp đầu vào cực đại), TD (sự trì hoãn về thời gian) TR (thời gian tăng), TF (thời gian giảm) PW (độ rộng xung) và PER (chu kỳ) như sau:

DC => 0 => Save Attr

V1 =>-1V => Save Attr =>Change Display => Both name and value

V2 => 1V => Save Attr => Change Display => Both name and value

TD => 0 => Save Attr

TR => 1ms => Save Attr

TF => 1ms => Save Attr

PW 1ns => Save Attr

PER => 2ms => Save Attr

Đóng hộp thuộc tính. Nhấp đúp lên dây dẫn từ sóng tam giác đến op amp và ký hiệu nó là E_i. Nhấp đúp lên dây dẫn từ cực ra của op amp và ký hiệu của nó là V_o. Xem hình 4.19.

Khởi tạo menu Transient

Chọn

Analysis => Setup => Setup => Transient

Nhấp **Transient => Print Step: => 1μs**

=> Final Time: => 4ms

Lưu mạch dưới dạng một file với phần mở rộng ***.SCH.*** *Chạy chương trình mô phỏng*

Analysis => Simulate

Trong cửa sổ Probe, hãy chọn

Plot => X Axis Settings => User Defined => -1V to 1V => Axis Variable => V[Ei]

Plot => Y Axis Settings => User Defined => -15V to 15V

Bây giờ hãy chọn

Trace => Add => V[V_0]

Tìm một printout như minh họa trong hình 4.20

2. Bộ dò tìm cửa sổ

Trong phần này, chúng ta muốn tạo mô hình và mô phỏng hoạt động của bộ dò tìm cửa sổ như minh họa trong hình 4.17a. Tín hiệu vào là một dạng sóng hình tam giác với giá trị cực đại bằng 10 V và tần số 500 Hz. Hãy tìm một đồ thị của V_0 và E_i biến thiên theo thời gian như minh họa ở hình 4.17b. Tham khảo hình 4.17a và tạo ra mô hình PSpice của mạch. Để bắt đầu, hãy đặt các phần sau đây trong vùng làm việc

Draw => Get New Part

Sắp xếp các phần như minh họa trong hình 4.21. Thay đổi các thuộc tính của các phần như được cho trong hình 4.17a với một điện trở tải được cài đặt tại 10 kΩ. Bây giờ chúng ta sẽ xác lập các thuộc tính của một sóng xung để tạo ra sóng tam giác dương. Các thuộc tính sóng tam giác được xác lập bằng cách nhấp đúp lên biểu tượng xung. Trong hộp bật lên, thì các thuộc tính DC (giá trị dịch chuyển dc), V1 (điện áp đầu vào cực tiểu), V2 (điện áp đầu vào cực đại), TD (thời gian trì hoãn), TR (thời gian tăng) TF (thời gian giảm), PW (độ rộng xung) và PER (chu kỳ) phải được xác lập.

DC => 0V => Save Attr

V1 => 0V => Save Attr => Change Display => Both name and value

V2 => 10V => Save Attr => Change Display => Both name and value

TD => 0 => Save Attr

TR => 1ms Save Attr

TF => 1ms => Save Attr

PW => 1ns => Save Attr

PER => 2ms => Save Attr

Đóng hộp thuộc tính. Nhấp đúp lên dây dẫn từ nguồn đầu vào cho đến mạch và ký hiệu nó là E_i. Nhấp đúp lên dây dẫn từ cực đầu ra của bộ dò tìm cửa sổ và ký hiệu nó là V_o. Xem hình 4.21.

Khởi tạo menu Transient.

Chọn

Analysis => Setup > Transient

Nhấp **Transient => Print Step => 1µs**

=> Final Time => 2ms

Lưu mạch này dưới dạng một file với phần mở rộng .SCH. Chạy bộ mô phỏng

Analysis => Simulate

Trong cửa sổ Probe, chọn

Trace => Add => V[E_i] and V[V_o]

Tìm một printout như minh họa ở hình 4.22

PROBLEMS

4-1. How do you recognize when positive feedback is present in the schematic of an op amp circuit?

4-2. In Fig. P4-2, $R_1 = 25\ \text{k}\Omega$, and $R_2 = 5\ \text{k}\Omega$. Assume for simplicity that $\pm V_{sat} = \pm 15$ V. Calculate (a) V_{UT}; (b) V_{LT}; (c) V_H

4-3. For the values given in Problem 4-2, plot (a) E_i vs. t; (b) V_o, vs. t; (c) V_o, vs. E_i. Let E_i be a 100-Hz triangular wave with peak values of ± 10 V.

4-4. Label V_{UT}, V_{LT}, and V_H on your sketches from Problem 4-3.

4-5. Given the waveshapes of E_i vs. t and V_o, vs. t in Fig. P4-5, identify (a) the frequency of E_i; (b) the peak amplitude of E_i; (c) the value of V_{UT}; (d) the value of V_{LT}; (e) V_H




FIGURE P4-2




FIGURE P4-5

4-6. Use Fig. 4-7 and Design Example 4-4 for guidance. Design a noninverting voltage-level detector with V_{UT} = 2.0 V and V_{LT} = 0.5 V

4-7. To see how negative threshold voltages are handled, redesign the voltage-level detector of Problem 4-6 for V_{UT} = -0.5 V and V_{LT} = -2.0 V. (Note that V_H= 1.5 V in both problems).

4-8. Refer to Fig. 4-8 and Design Example 4-5 for guidance. Design (a) a circuit whose output is at (+)V_{sat} when its input is *below* V_{LT} = 0.5 V; (b) a circuit whose output is at (-)V_{sat} when its input is above V_{UT} = 2.0 V.

4-9. Redesign the circuit of Fig. 4-9 for V_{UT} = 2.0 V and V_{LT} = 0.5 V (see Design Example 4-6).

4-10. For the circuit of Fig. P4-10 calculate (a) V_{ctr}; (b) V_H; (c) V_{UT}; (d) V_{LT}. Assume that +V_{sat} = ± 15 V.

4-11. If E_i is grounded in Fig. 4-14, calculate V_o.




FIGURE P4-10

4-12. Refer to the 311 circuit in Fig. 4-14. The strobe terminal is wired to +15 V. Find the value of V_o, when (a) E_i = 1 V; (b) E_i = -1 V.

4-13. Repeat Problem 4-12 but with the strobe terminal wired to ground via a 10-kΩ resistor.

4-14. Design a window detector circuit whose output is high when the input voltage is between +2 and +0.5 V.

4-15. Which comparator has a faster response time, the 311 or the 301?

LESSON 5

Selected Applications of Op Amps

LEARNING OBJECTIVES

Upon completing this chapter on selected applications of op amps, you will be able to:

- ❑ Appreciate how one or two op amps plus a few components can give an inexpensive solution to a number of practical applications.
- ❑ Make a universal high-resistance voltmeter.
- ❑ Test diodes, LEDs, IREDs, and low-voltage zeners with a constant current.
- ❑ Build a circuit that interfaces a 4-to-20 mA transmitter to a microcomputer.
- ❑ Measure the power received by a solar cell, photodiode, or photoresistor.
- ❑ Explain how to measure solar energy.
- ❑ Shift the phase angle of a fixed-frequency sine wave by a precise amount and independent of its amplitude.
- ❑ Show how to design a signal conditioning circuit for a Celsius or Fahrenheit thermometer with an AD590 temperature transducer and a current-to-voltage converter.
- ❑ Use integrating and differentiating amplifier circuits.
- ❑ Use PSpice to simulate circuit performance.

MỤC ĐÍCH YÊU CẦU VÀ BỐ CỤC

Khi hoàn thành chương các ứng dụng chọn lựa của các op amp, bạn sẽ có thể:

- ❑ *Hiểu được cách một hoặc hai op amp cọng với một vài linh kiện có thể cho ta một giải pháp rẻ tiền trong các ứng dụng thực tế.*
- ❑ *Tạo một volt kế có điện trở cao đa năng.*
- ❑ *Thử nghiệm các đốt, các LED, IRED và các zener điện áp thấp với một dòng điện không đổi*
- ❑ *Tạo một mạch giao tiếp với một bộ phát 4 cho đến 20 mA vào một máy vi tính.*
- ❑ *Đo điện được nhận với một tế bào quang điện, một điốt quang hoặc một điện trở quang.*
- ❑ *Giải thích cách đo năng lượng mặt trời.*
- ❑ *Dịch chuyển góc pha của một sóng hình sin có tần số cố định, một đại lượng và độc lập với biên độ của nó.*
- ❑ *Biểu thị cách thiết kế một mạch điều hòa tín hiệu dành cho các nhiệt kế Celsius hoặc Fahrenheit với một bộ biến đổi nhiệt độ với AD590 và một bộ biến đổi cường độ dòng điện sang điện áp.*
- ❑ *Sử dụng các mạch khuếch đại sai phân và tích hợp.*
- ❑ *Sử dụng PSpice để mô phỏng hoạt động của mạch.*

INTRODUCTION

Why is the op amp such a popular device? This chapter attempts to answer that question by presenting a wide selection of applications. They were selected to show that the op amp can perform as a very nearly ideal device. Moreover, the diversity of operations that the op amp can perform is almost without limit. In fact, applications that are normally very difficult, such as measuring short-circuit current, are rendered easy by the op amp. Together with a few resistors and a power supply, the op amp can, for example, measure the output from photodetectors, give audio tone control, equalize tones of different amplitudes, control high currents, and allow matching of semiconductor device characteristics. We begin with selecting an op amp circuit to make a high-resistance dc and ac voltmeter.

Topic 1

HIGH-RESISTANCE DC VOLTMETER

1. Basic Voltage-Measuring Circuit

Figure 5-1 shows a siniple but very effective high-input-resistance dc voltmeter. The voltage to be measured, E_i, is applied to the (+) input terminal. Since the differential input voltage is 0 V, E_i is developed across R_i. The meter current I_m is set by E_i and R_i just as in the noninverting amplifier.

$$I_m = \frac{E_i}{R_i} \qquad (5\text{-}1)$$




FIGURE 5-1 High-input-resistance do voltmeter.

If R_i is 1 kΩ, then 1 mA of meter current will flow for $E_i = 1$ V dc. Therefore, the milliammeter can be calibrated directly in volts. As shown, this circuit can measure any dc voltage from -1 V to +1 V.

EXAMPLE 5-1

Find I_m in Fig. 5-1.

Solution

From Eq. (5-1), I_m = 0.5 V/1 kΩ = 0.5 mA. The needle is deflected halfway between 0 and + 1 mA.

One advantage of Fig. 5-1 is that E_i sees the very high input impedance of the (+) input. Since the (+) input draws negligible current, it will not load down or change the voltage being measured. Another advantage *of* placing the meter in the feedback loop is that *if* the meter resistance should vary, it will have no effect on meter current. Even if we added a resistor in series with the meter, within the feedback loop, it would not affect I_m, because I_m is set only by E_i and R_i. The output voltage will change *if* meter resistance changes, but in this circuit we are not concerned with V_0. This circuit is sometimes called a *voltage-to-current* converter.

2. Voltmeter Scale Changing

Since the input voltage in Fig. 5-1 must be less than the power supply voltages (±15 V), a convenient maximum limit to impose on E_i *is* ±10-V. The simplest way to convert Fig. 5-1 from a ±1V voltmeter to a ±10 V voltmeter is to change R_i to 10 kΩ. In other words, pick R_i *so* that the full-scale input voltage E_{FS} equals R_i times the full-scale meter current I_{FS} or

$$R_i = \frac{E_{FS}}{I_{FS}} \tag{5-2}$$

EXAMPLE 5-2

A microammeter with 50 μA = I_{FS} is to be used in Fig. 5-1. Calculate R_i for $E_{FS} = 5$ V.

Solution

By Eq. (5-2), R_i =5 V/50 μA = 100 kΩ.

To measure higher input voltages, use a voltage-divider circuit. The output of the divider is applied to the (+) input.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Basic Voltage-Measuring Circuit: *Mạch đo điện áp cơ bản*
- Voltmeter Scale Changing: *Sự thay đổi về thang chia tỷ lệ trên volt kế*

Translate the paragraph 1, 2, 3, into Vietnamese - *Bài dịch đoạn 1, 2, 3*

1. Mạch đo điện áp cơ bản

Hình 5.1 biển thị một volt kế dc có trở kháng hiệu dụng đầu vào rất cao. Điện áp phải được đo là E_i được áp vào cực vào (+). Bởi vì điện áp đầu vào vi sai 0 V, cho nên E_i được phát triển giữa hai đầu của R_i. Cường độ dòng điện I_m được xác lập bởi E_i và R_i y hệt như trong bộ khuếch đại không đảo mạch.

$$I_m = \frac{E_i}{R_i} \tag{5.1}$$

Nếu R_i bằng 1 kW thì 1 mA của dòng điện qua đồng hồ sẽ ứng với E_1 = 1 V dc. Do đó, milliampère có thể được định

chuẩn trực tiếp trong volt. Như minh họa, mạch này có thể đo bất kỳ điện áp dc từ - 1 V đến + 1 V.

Một ưu điểm của hình 5.1 đó là E_i có được tổng trở đầu vào rất cao tại đầu vào (+). Bởi vì đầu vào (+) cho dòng điện đi qua không đáng kể, nó sẽ không tải hoặc làm thay đổi điện áp đang được đo. Một ưu điểm khác của việc đưa đồng hồ vào vòng lặp hồi tiếp đó là nếu điện trở của đồng hồ thay đổi thì nó sẽ không ảnh hưởng đến cường độ dòng điện trong đồng hồ. Thậm chí nếu chúng ta bổ sung thêm điện trở ghép nối tiếp với đồng hồ bên trong vòng lặp hồi tiếp, thì nó sẽ không ảnh hưởng đến I_m bởi I_m chỉ được xác lập bởi E_i và R_i. Điện áp đầu ra sẽ thay đổi nếu điện trở đồng hồ thay đổi nhưng trong mạch này chúng ta không quan tâm đến V_0. Mạch này còn được gọi là bộ biến đổi điện áp sang cường độ dòng điện.

2. Sự thay đổi về thang chia tỷ lệ trên volt kế

Vì điện áp đầu vào trong hình 5.1 phải nhỏ hơn điện áp của nguồn cung cấp (±15V), cho nên một giới hạn cực đại quy ước tác động lên E_i đó là nó phải bằng ±10 V. Cách đơn giản nhất để biến đổi hình 5.1 từ một volt kế ± 1 V sang ±10 V đó là thay đổi R_i lên đến 10 kW. Nói cách khác, chọn R_i để điện áp đầu vào với thang chia đầy đủ E_{FS} bằng R_i với cường độ dòng điện qua đồng hồ đo với tỷ lệ đầy đủ là I_{FS} hoặc

$$R_i = \frac{E_{FS}}{I_{FS}} \tag{5.2}$$

Để đo các điện áp đầu vào cao hơn, hãy sử dụng mạch bộ chia điện áp. Đầu ra của bộ chia điện áp với đầu vào (+).

Topic 2

UNIVERSAL HIGH-RESISTANCE VOLTMETER

1. Circuit Operation

The voltage-to-current converter of Fig. 5-2 can be used as a universal voltmeter. That is, it can be used to measure positive or negative dc voltage or the rms, peak, or peak-topeak (p-p) value of a *sine wave. To* change from one type of voltmeter to another, it is necessary to change only a single resistor. The voltage to be measured, E_i, is applied to the op amp's (+) input. Therefore, the meter circuit has a high input resistance.

When E_i *is* positive, current flows through the meter movement and diodes D_3 and D_4. When E_i *is* negative, current flows in the *same* direction through the meter and diodes D_1 and D_2. Thus meter current direction is the same whether E_i *is* positive. or negative.

A do meter movement measures the *average* value of current. Suppose that a basic meter movement is rated to give full-scale deflection when conducting a current of 50 μA. A voltmeter circuit containing the basic meter movement is to indicate at full scale when E_i *is* a sine wave with a peak voltage of 5 V. The meter *face* should be calibrated linearly from 0 to +5 V instead of 0 to 50 μA. The *circuit* and meter movement would then be called a *peak reading voltmeter* (for sine waves only) with a full-scale deflection for $E_{ip} = 5$ V. The following section shows how easy it is to design a universal voltmeter.




FIGURE 5-2 Basic high-resistance universal voltmeter circuit. The meaning of a full-scale meter deflection depends on the function switch position as follows: 5 V dc on position a, 5 V ac rms on position b, 5 V peak ac on position c, and 5 V ac p-p on position d.

2. Design Procedure

The design procedure is as follows: Calculate R_i according to the application from one of the following equations:

1. Dc voltmeter:

$$R_i = \frac{\text{full-scale } E_{dc}}{I_{FS}} \tag{5-3a}$$

2. Rms ac voltmeter (sine wave only):

$$R_i = 0.90\ \frac{\text{full-scale } E_{rms}}{I_{FS}} \tag{5-3b}$$

3. Peak reading voltmeter (sine wave only)

$$R_i = 0.636\ \frac{\text{full-scale } E_{peak}}{I_{FS}} \tag{5-3c}$$

4. Peak-to-peak ac voltmeter (sine wave only)

$$R_i = 0.318 \frac{\text{full-scale } E_{p\text{-}p}}{I_{FS}} \qquad (5\text{-}3d)$$

where I_{FS} is the meter's full-scale current rating in amperes. The design procedure is illustrated by an example.

DESIGN EXAMPLE 5-3

A basic meter movement (such as the Simpson 260) is rated at 50 μA for full-scale deflection (with a meter resistance of 5 kΩ). Design a simple switching arrangement and select resistors to indicate full-scale deflection when the voltage to be measured is (a) 5 V dc; (b) 5 V rms; (c) 5 V peak; (d) 5 V p-p.

Design Procedure

From Eqs. (5-3a) to (5-3d):

(a) $R_{ia} = \frac{5\text{ V}}{50\ \mu\text{A}} = 100\text{ k}\Omega$

(b) $R_{ib} = 0.9\frac{5\text{ V}}{50\ \mu\text{A}} = 90\text{ k}\Omega$

(c) $R_{ic} = 0.636\frac{5\text{ V}}{50\ \mu\text{A}} = 63.6\text{ k}\Omega$

(d) $R_{id} = 0.318\frac{5\text{ V}}{50\ \mu\text{A}} = 31.8\text{ k}\Omega$

The resulting circuit is shown in Fig. 5-2.

It must be emphasized that neither meter resistance nor diode voltage drops affect meter current. Only R_i and E_i determine average or dc meter current.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Circuit Operation: *Hoạt động của mạch*
- Design Procedure: *Phương pháp thiết kế*

Translate the paragraph 1 into Vietnamese - *Bài dịch đoạn 1*

1. Hoạt động của mạch

Bộ biến đổi điện áp sang cường độ dòng điện ở hình 5.2 có thể được dùng làm một volt kế đa năng có nghĩa rằng nó có thể được dùng để đo các điện áp dc dương hoặc âm hoặc giá trị hiệu dụng, giá trị cực đại hoặc giá trị từ đỉnh này đến đỉnh kia của dạng sóng hình sin. Để thay đổi về một kiểu volt kế này sang kiểu khác, bạn chỉ cần thay đổi một điện trở mà thôi. Điện áp được đo E_i được áp vào đầu vào (+) của bộ op amp. Do đó, mạch của đồng hồ phải có một điện trở đầu vào cao.

Lúc E_i dương thì dòng điện truyền qua đồng hồ chuyển động và giữa điốt D_3 và D_4. Lúc E_i là âm thì dòng điện truyền theo cùng chiều qua đồng hồ và cả điốt D_1 và D_2. Như thế thì chiều của dòng điện trong đồng hồ thì giống hệt như nhau cho dù E_i là dương hoặc âm.

Một đồng hồ dc đo giá trị trung bình của dòng điện. Giả sử rằng một đồng hồ di động cơ bản được định mức để đo độ lệch trên thang chia đầy đủ lúc có một dòng điện 50 μA chạy qua. Mạch của volt kế đang chứa đồng hồ cơ bản này phải là mạch để chỉ định thang chia đầy đủ lúc E_i là một dạng sóng hình sin với điện áp cực đại bằng 5 V. Bề mặt đồng hồ nên được định chuẩn tuyến tính từ 0 cho đến + 5 V thay vì từ 0 cho đến 50 μA. Mạch điện và đồng hồ được gọi là volt kế có chỉ số đọc cực đại (chỉ dành cho các dạng sóng hình sin) với một độ lệch ở thang chia đầy đủ ứng với E_{ip} = 5 V. Phần sau đây minh họa cách thiết kế dễ dàng một volt kế đa năng.

2. Phương pháp thiết kế

Phương pháp thiết kế như sau: Tính R_i phù hợp với ứng dụng theo một trong các phương trình sau đây:

1. Volt kế dc:

$$R_i = \frac{\text{thang chia đầy đủ } E_{dc}}{I_{FS}} \tag{5.3a}$$

2. Volt kế hiệu dụng ac (chỉ dùng cho dạng sóng hình sin)

$$R_i = 0.90\frac{\text{thang chia đầy đủ } E_{rms}}{I_{FS}} \tag{5.3b}$$

3. Volt kế có chỉ số đọc (chỉ dùng cho dạng sóng hình sin)

$$R_i = 0.636\frac{\text{thang chia đầy đủ } E_{peak}}{I_{FS}} \tag{5.3c}$$

4. Volt kế ac đỉnh này đến đỉnh kia (chỉ dùng cho sóng hình sin)

$$R_i = 0.318\frac{\text{thang chia đầy đủ } E_{p-p}}{I_{FS}} \tag{5.3d}$$

trong đó I_{FS} là định mức cường độ dòng điện trên thang chia đầy đủ của đồng hồ tính theo amperè. Phương pháp thiết kế được minh họa bởi một ví dụ dưới đây.

Cần phải nhấn mạnh rằng không phải điện trở của đồng hồ cũng không phải điện áp của điốt khi bị giảm thì ảnh hưởng đến dòng điện trong đồng hồ. Chỉ có R_i và E_i xác định được giá trị trung bình của cường độ dòng điện trong đồng hồ dc.

Topic 3

VOLTAGE-TO-CURRENT CONVERTERS: FLOATING LOADS

1. Voltage Control of Load Current

From Sections 5-1 and 5-2 we learned not just how to make a voltmeter but that current in the feedback loop depends on the input voltage and R_i. There are applications where we need to pass a constant current through a load and hold it constant despite any changes in load resistance or load voltage. If the load does not have to be grounded, we simply place the load in the feedback loop and control both input and load current by the principle developed in Section 5-1.

2. Zener Diode Tester

Suppose that we have to test the breakdown voltage of a number of zener diodes at a current of precisely 5 mA. If we connect the zener in the feedback loop as in Fig. 5-3(a), our voltmeter circuit of Fig. 5-1 becomes a zener diode tester. That is, E_i and R_i set the load or zener current at a constant value. E_i forces V_o to go negative until the zener breaks down and clamps the zener voltage at V_Z. R_i converts E_i to a current, and as long as R_i and E_i are constant, the load current will be constant regardless of the value of the zener voltage. Zener breakdown voltage can be calculated from V_o and E_i as $V_Z = V_o - E_i$.

EXAMPLE 5-4

In the circuit of Fig. 5-3(a), $V_o = 10.3\ V$ $E_i = 5$ V, and $R_i = 1k\Omega$. Find (a) the zener current; (b) the zener voltage.


Solution

(a) From Eq. (3-1), $I = E_i/R_i$ or $I = 5$ V/1 kΩ, = 5 mA. (b) From Fig. 5-3(a), rewrite the equation for V_o.


$$V_Z = V_o - E_i = 10.3V - 5V = 5.3V$$

3. Diode Tester

Suppose that we needed to select diodes from a production batch and find pairs with matching voltage drops at a particular value of diode current. Place the diode in the feedback loop as shown in Fig. 5-3(b). E_i and R_i will set the value of I. The (-) input draws negligible current, so I passes through the diode. As long as E_i and R_i are constant, current through any diode I will be constant at $I = E_i/R_i$. V_o will equal the diode voltage for the same reasons that V_o was equal to V_{Rf} in the inverting amplifier (see Section 3-1).



(a) Negligible current drawn from E_i, load current furnished by op amp.



(b) Load current equals input current.

FIGURE 5-3 Voltage-controlled load currents with loads in the feedback loop.

EXAMPLE 5-5

$E_i = 1$ V, $R_i = 1$ kΩ, and $V_o = 0.6$ Vin Fig. 5-3(b). Find (a) the diode current; (b) the voltage drop across the diode.

Solution

(a) $I = E_i/R_i = 1\text{ V}/1\text{ k}\Omega = 1\text{ mA}$. (b) $V_{diode} = V_o = 0.6$ V (with polarity as shown).

There is one disadvantage with the circuit of Fig. 5-3(b): E_i must be able to furnish the current. Both circuits in Fig. 5-3 can only furnish currents up to 10 mA because of the op amp's output current limitation. Higher-load currents can be furnished from the power supply terminal and a current boost transistor as shown in Fig. 5-4.




FIGURE 5-4 Voltage to high-current converter.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

Voltage Control of Load Current: *Điều khiển điện áp của dòng điện tải*

Zener Diode Tester: *Bộ thử nghiệm điốt zener*

Diode Tester: *Bộ thử nghiệm điốt*

Translate the paragraph 1, 2, 3, into Vietnamese - *Bài dịch đoạn 1, 2, 3*

1. Điều khiển điện áp của dòng điện tải

Từ mục 5.1 và 5.2 đã học không chỉ cách tạo ra một volt kế mà còn cường độ dòng điện trong vòng lặp hồi tiếp phụ thuộc vào điện áp đầu vào và R_i. Đây là những ứng dụng mà ở nơi đó chúng ta cần truyền một dòng điện không đổi một tải và giữ cho nó một hằng số mặc dù của bất cứ thay

đổi nào về điện trở tải hoặc điện áp tải. Nếu tải không được tiếp đất thì chúng ta đặt tải trong vòng lặp hồi tiếp và điều khiển tải dòng điện vào và dòng điện tải bởi nguyên lý được cho trong phần 5.1.

2. Bộ thử nghiệm điốt zener

Giả sử rằng ta phải thử nghiệm điện áp đánh thủng của một số điốt zener tại một dòng điện chính xác là 5 mA. Nếu chúng ta nối zener trong vòng lặp hồi tiếp như trong hình 5.3a, thì mạch của volt kế trong hình 5.1 trở thành một bộ thử nghiệm điốp zener. Điều này có nghĩa rằng E_i và R_i xác lập tải hoặc dòng điện zener tại một giá trị không đổi. E_i cưỡng bức V_0 tiến đến giá trị âm cho đến khi zener đánh thủng và giữ chặt điện áp zener tại giá trị V_z. R_i biến đổi sang một dòng điện và khi R_i và E_i là hằng số thì dòng điện tải sẽ là hằng số bất kể giá trị của điện áp zener bằng bao nhiêu. Điện áp đánh thủng zener cũng có thể tính từ V_0 và E_i dưới công thức $V_z = V_0 - E_i$.

3. Bộ thử nghiệm điốt

Giả sử rằng cần phải chọn các điốt từ một lô sản phẩm và tìm các cặp với độ sụt áp tương kết với một giá trị đặc biệt của dòng điện điốt. Hãy đặt điốt vào trong vòng lặp hồi tiếp như minh họa ở hình 5.3b. E_i và R_i sẽ xác lập giá trị của I. Đầu vào (-) cho qua một dòng điện không đáng kể vì thế I truyền qua điốt. Khi E_i và R_i là hằng số thì dòng điện I truyền qua bất kỳ điốt nào cũng sẽ là hằng số tại $I = E_i / R_i$. V_0 sẽ bằng điện áp của điốt vì những lý do giống nhau nên V_0 cũng phải bằng V_{Rf} trong bộ khuếch đại đảo mạch (xem mục 3.1.)

Có một điểm bất tiện với mạch ở hình 5.3b: E_i phải có thể cung cấp. Cả hai mạch trong hình 5.3 chỉ có thể cung cấp dòng điện lên đến 10 mA do bởi sự giới hạn của đầu ra

op amp. Các cường độ dòng điện tải cao hơn có thể được cung cấp từ cực của nguồn điện và một transistor tăng cường cường độ dòng điện như minh họa ở hình 5.4.

Topic 4

LIGHT-EMITTING-DIODE TESTER

The circuit of Fig. 5-4 converts E_i to a 20-mA load current based on the same principles discussed in Sections 5-1 to 5-3. Since the 741's output terminal can only supply about 5 to 10 mA, we cannot use the circuits of Figs. 5-1 to 5-3 for higher load currents, but if we add a transistor as in Fig. 5-4, load current is furnished from the negative supply voltage. The op amp's output terminal is required to furnish only base current, which is typically 1/100 of the load current. The factor 1/100 comes from assuming that the transistor's beta equals 100. Since the op amp can furnish an output current of up to 5 mA into the transistor's base, this circuit can supply a maximum load current of 5 mA X 100 = 0.5 A.

A light-emitting diode such as the MLED50 is specified to have a typical brightness of 750 fL (foot lamberts) provided that the forward diode current is 20 mA. E_i and R_i will set the diode current I_L equal to E_i/R_i = 2 V/100 Ω = 20 mA. Now brightness of LEDs can be measured easily one after another for test or matching purposes, because the current through each diode will be exactly 20 mA regardless of the LED's forward voltage.

It is worthwhile to note that a load of two LEDs can be connected in series with the feedback loop and both would conduct 20 mA. The load could also be connected in Fig. 5-4 between points AA' (which is in series with the transistor's collector) and still conduct about 20 mA. This is because the collector and emitter currents of a transistor are essentially equal. A load in the feedback loop is called a *floating load*. If

one side of the load is grounded, it is a *grounded load. To* supply a constant current to a grounded load, another type of circuit must be selected, as shown in Section 5-5.

Topic 5

FURNISHING A CONSTANT CURRENT TO A GROUNDED LOAD

1. Differential Voltage-to-Current Converter

The circuit of Fig. 5-5 can be called a differential voltage-to-current converter because the load current I_L depends on the *difference* between input voltages E_1 and E_2 and resistor R. I_L does *not* depend on load resistor R_L. Therefore, if E_1 and E_2 are constant, the grounded load is driven by a constant current. Load current can flow in either direction, so this circuit can either source or sink current.




FIGURE 5-5 Differential voltage-tocurrent converter or constant-current source with grounded load.

Load current I_L is determined by

$$I_L = \frac{E_1 - E_2}{R} \tag{5-4}$$

A positive value for I_L signifies that it flows downward in Fig. 5-5 and V_L is positive with respect to ground. A negative value of I_L means that V_L is negative with respect to ground and current flows upward.

Load voltage V_L (not I_L) depends on load resistor R_L from

$$V_L = I_L R_L \tag{5-5}$$

To ensure that the op amp does not saturate, V_0 must be known and can be calculated from

$$V_o = 2V_L - E_2 \tag{5-6}$$

Circuit operation is illustrated by the following examples.

EXAMPLE 5-6

In Fig. 5-5, $R = 10\ k\Omega$, $E_2 = 0$, $R_L = 5\ k\Omega$, and $E_1 = 5$ V. Find (a) I_L; (b) V_L; (c) V_o.

Solution

(a) From Eq. (5-4),

$$I_L = \frac{5\text{ V} - 0}{10\text{ k}\Omega} = 0.5\text{ mA}$$

(b) From Eq. (5-5),

$$V_L = 0.5\text{mA} \times 5\text{k}\Omega = 2.5\text{V}$$

(c) From Eq. (5-6),

$$V_o = 2 \times 2.5\text{V} = 5\text{V}$$

Reversing the polarity of E_l reverses I_L and the polarity of V_o and V_L.

EXAMPLE 5-7

In Fig. 5-5, $R = 10\ k\Omega$, $E_2 = 5\ V$, $R_L = 5\ k\Omega$, and $E_i = 0$. Find (a) I_L; (b) V_L; (c) V_o. Compare this example with Example 5-6.

Solution

(a) From Eq. (5-4),

$$I_L = \frac{0 - 5\ \text{V}}{10\ \text{k}\Omega} = -0.5\ \text{mA}$$

(b) From Eq. (5-5),

$$V_L = -0.5\text{mA} \times 5\text{k}\Omega = -2.5\text{V}$$

(c) From Eq. (5-6),

$$V_o = 2(-2.5\ \text{V}) - 5\text{V} = -10\text{V}$$

Note: V_L and I_L are reversed in polarity and direction, respectively, from Example 5-6. If the polarity of E_2 is reversed, I_L and V_L change sign but *not* magnitude.

2. Constant-High-Current Source, Grounded Load

In certain applications, such as electroplating, it is desirable to furnish a high current, of constant value, to a grounded load. The circuit of Fig. 5-6 will furnish constant currents above 500 mA provided that the transistor is heat-sinked properly (above 5 W) and has a high beta ($\beta > 100$). The circuit operates as follows. The zener diode voltage is applied to one end of current sense resistor R_s and the op amp's positive input. Since the differential input voltage is 0 V, the zener voltage is developed across R_S. R_S and V_z set the emitter current, I_E, constant at V_Z/R_S. The emitter and collector currents of a bipolar junction transistor are essentially equal. Since the collector current is load current I_L and $I_L \approx I_E$, the load current I_L is set by V_Z and R_s.




FIGURE 5-6 Constant-high-current source.

If the op amp can furnish a base current drive of over 5 mA and if the beta of the transistor is greater than 100, then I_L can exceed 5 mA x 100 = 500 mA. The voltage across the load must not exceed the difference between the supply and the zener voltage; otherwise, the transistor and the op amp will go into saturation. (If oscillations occur, install a 100-Ω resistor between terminals 6 and B.)

3. Interfacing a Microcontroller Output to a 4-to-20-mA Transmitter

A TTL digital circuit, microprocessor, microcontroller, or microcomputer communicates to the outside world in a binary language that has only two symbols, 0 and 1. Their corresponding electrical voltages are low (<0.8 V) and high (>2.4 V). Many valves, actuators, and other devices commonly used in process control need a serial pulse train of either 20- or 4-mA current pulses. The 20-mA current pulse may be used to

energize a selector magnet, and the 4-mA current pulse releases the magnet thus opening and closing a solenoid. Although 4-to-20-mA transmitter devices can be purchased as single ICs, such as the AD694, you may have an application where it is necessary to quickly test a system or only a single interface circuit is needed. The principles of operation for an op amp circuit that will interface between a microcontroller and a 4-to-20-mA current loop are shown in Fig. 5-7 and analyzed in Section 5-5.4.


4. Digitally Controlled 4-to-20-mA Current Source

In the circuit of Fig. 5-7(a), resistors R_1 and R_2 form an unloaded voltage divider. Since E_d of the op amp is zero volts, the 2-V drop always appears between the positive rail and emitter of the current boost transistor Q_B. Operation of the circuit is summarized in Fig. 5-7(b).

If the 400Ω resistor is not shorted out, the current through emitter resistor R_E (and collector or loop current I equals 2 V/ 500Ω = 4 mA. If the 400Ω resistor is shorted out by Q_2, the loop current I equals 2 V/ 100Ω = 20 mA.

The selection of either 4 or 20 mA is determined by E_{in}. E_{in}, can be (1) a TTL or (other logic family) open-collector gate circuit output, (2) an output port from a microcontroller, or (3) a discrete (Q_1) bipolar junction transistor. (For a stand-alone circuit add a 2.2kΩ resistor in series with the base.)

When E_{in} is high, Q_1 saturates and I_{CE_1}, equals about 1.4 mA. The collector current of Q_1 is the base current of Q_2, and Q_2 saturates. When Q_2 saturates, it effectively shorts out the 400Ω resistor and fixes Q_B's emitter current and thus the loop current to 20 mA.



E_{in}	Q_1	Q_2	I_{out}
High = 1	On	On	2 V/100 Ω = 20 mA
Low = 0	Off	Off	2 V/500 Ω = 4 mA

(b)

FIGURE 5-7 Digitally controlled 4-to-20-mA current source.

When E_{im} is low, Q_1 is cut off, which in turn cuts off Q_2. Q_2 then appears as an open circuit to the 400Ω resistor, and the loop current, I, is clamped at 2 V/500Ω = 4 mA. The compliance voltage of this circuit is 12 V. Allow 12 V for V_{RI} plus 1 V to keep Q_B out of saturation [15 - (2 + 1) = 12 V].

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Differential Voltage-to-Current Converter: *Biến đổi bộ điện áp vi sai sang cường độ dòng điện*
- Constant-High-Current Source, Grounded Load: *Tải tiếp đất, nguồn dòng điện cao không đổi*
- Interfacing a Microcontroller Output to a 4- to-20-mA Transmitter: *Giao tiếp một đầu ra của một bộ vi điều khiển với một bộ truyền 4 đến 20 mA*
- Digitally Controlled 4- to 20-mA Current Source: *Nguồn cường độ dòng điện từ 4 cho đến 20 mA được điều khiển dưới dạng kỹ thuật số*

Translate the paragraph 1, 2, 3, 4 into Vietnamese - *Bài dịch đoạn 1, 2, 3, 4*

1. Biến đổi bộ điện áp vi sai sang cường độ dòng điện

Mạch ở hình 5.5 có thể được gọi là bộ biến đổi điện áp vi sai bởi vì dòng điện tải I_L phụ thuộc vào hiệu số giữa các điện áp đầu vào E_1 và E_2 và điện trở R. I_L không phụ thuộc vào điện trở tải R_L. Do đó, nếu E_1 và E_2 là hằng số, tải tiếp đất được vận hành bởi một dòng điện không đổi. Dòng điện tải có thể truyền theo mỗi hướng vì thế mạch này có thể là dòng điện nguồn hoặc là dòng điện bồn (sink current).

Dòng điện tải I_L được xác định bởi

$$I_L = \frac{E_1 - E_2}{R} \qquad (5.4)$$

Một giá trị dương dùng cho I_L chỉ cho thấy rằng nó truyền hướng xuống trong hình 5.5 và V_L là dương tương ứng với đất. Một giá trị âm của I_L có nghĩa rằng V_L là âm tương ứng với đất và dòng điện truyền ngược lên.

Điện áp tải V_L (không phải I_L)phụ thuộc vào điện trở tải R_L từ

$$V_L = I_L R_L \tag{5.5}$$

Để bảo đảm rằng op amp không bão hòa , V_o phải có thể được tính từ công thức

$$V_o = 2V_L - E_2 \tag{5.6}$$

Hoạt động của mạch này được minh họa bởi ví dụ sau đây.

2. Tải tiếp đất, nguồn dòng điện cao không đổi

Trong một số ứng dụng nhất định, chẳng hạn như trong các bản cực của hiện tượng điện phân chúng ta cần phải cung cấp một dòng điện có giá trị không đổi cho tải. Mạch của hình 5.6 sẽ cung cấp các dòng điện không đổi bên trên 500 mA để transistor được ngâm nhiệt một cách hoàn chỉnh (trên 5 W) và có beta cao ($\beta > 100$). Mạch hoạt động như sau. Điện áp điốt zener được áp vào một đầu của điện trở nhạy cảm dòng điện R_s và đầu vào dương của op amp. Bởi vì điện áp đầu vào ban đầu bằng 0 V, thì điện áp zener được phát triển giữa hai đầu zener R_s. R_s và V_z xác lập dòng điện của cực phát I_E không đổi với giá trị bằng V_z/R_s. Các dòng điện của cực phát và cực góp của một transistor có vùng nối tiếp lưỡng cực về các cơ bản là bằng nhau . Bởi vì dòng điện của cực góp là dòng điện tải I_L và $I_L \approx I_E$, nên dòng điện tải I_L được xác lập bởi V_z và R_S.

Nếu op amp có cung cấp một dòng điện nền bên trên 500 mA và nếu beta của transistor lớn hơn 100 thì I_L có thể vượt quá 5mA x 100 = 500 mA. Điện áp giữa hai đầu của

tải không được vượt quá hiệu số của điện áp nguồn và điện áp zener nếu không thì transistor sẽ đi vào vùng bão hòa. (Nếu trường hợp dao động xảy ra, hãy cài đặt một điện trở 100 W giữa các cực 6 và B.)

3. Giao tiếp một đầu ra của một bộ vi điều khiển với một bộ truyền 4 đến 20 mA

Một mạch kỹ thuật số TTL, bộ vi xử lý, bộ vi điều khiển hoặc bộ máy vi tính khi giao tiếp với bên ngoài theo một ngôn ngữ nhị phân vốn chỉ có hai ký hiệu đó là 0 và 1. Điện áp điện tương ứng với bậc thấp (<0.8 V) và cao (> 2.4 V). Nhiều van, bộ khởi tạo và các thiết bị khác được dùng phổ biến trong chức năng điều khiển quy trình cần phải có một chuỗi xung nối tiếp của hoặc xung dẫn điện 20 hoặc 4mA. Xung dòng điện 20 mA có thể được dùng để nạp năng lượng cho một nam châm một bộ chọn lựa và xung dòng điện 4mA làm cho nam châm mở và đóng một cuộn solenoid. Mặc dù các thiết bị của bộ truyền phát 4 đến 20 mA có thể được bán dưới dạng các IC chẳng hạn như AD694 nhưng bạn cũng phải có một ứng dụng khi cần thiết đến một hệ thống thử nghiệm nhanh chóng hoặc chỉ một mạch giao tiếp. Các nguyên lý hoạt động trong một mạch op amp vốn sẽ giao tiếp giữa bộ vi điều khiển và vòng lặp dòng điện 4 cho đến 20 mA được minh họa trong hình 5.7 và được phân tích trong mục 5.5.4.

4. Nguồn cường độ dòng điện từ 4 cho đến 20 mA được điều khiển dưới dạng kỹ thuật số

Trong mạch ở hình 5.7a, các điện trở R_1 và R_2 tạo nên một bộ chia điện áp không tải. Bởi vì E_d của op amp có điện áp bằng zero cho nên độ sụt áp 2 V luôn xuất hiện giữa các rail dương và cực phát của transistor tăng cường dòng điện Q_B. Hoạt động của mạch còn được khái quát hóa trong hình 5.7b.

Nếu điện trở 400 Ω không bị đoản mạch thì dòng điện truyền qua điện trở của cực phát R_E (và cực góp hoặc cường độ dòng điện vòng) phải bằng 2 V / 500Ω = 4 mA. Nếu điện trở 400Ω đoản mạch bởi Q_2, thì dòng điện vòng lặp I bằng 2 V / 100Ω = 20 mA.

Việc chọn lựa 4 hoặc 20 mA được xác định bởi E_{in}. E_{in} có thể là (1) một TTL hoặc một đầu ra mạch cổng bộ góp mở (họ logic khác), (2) một cổng ra từ một bộ vi điều khiển hoặc (3) một transistor nối lưỡng cực (Q_1) rời rạc. (Ứng với một mạch đứng yên ta hãy cộng một điện trở 2.2 kΩ ghép nối tiếp với nền.)

Lúc E_{in} cao, Q_1 bão hòa và I_{CE1} bằng khoảng chừng 1,4 mA. Cường độ dòng điện của cực góp của Q_1 chính là dòng điện nền của Q_2 và Q_2 bão hòa. Lúc Q_2 bão hòa, nó làm đoản mạch điện trở 400Ω và ấn định dòng điện khác của Q_B qua đó dòng điện của vòng đạt đến 20 mA.

Lúc E_{in} thấp, Q_1 bị cắt, điều này đưa đến việc cắt Q_2. D o đó Q_2 xuất hiện dưới dạng mạch mở cho điện trở 400 Ω và dòng điện vòng I bị kẹp ở giá trị 2 V / 500 Ω = 4 mA. Điện áp của mạch này bằng 12 V. Cho phép 12 V ứng với V_{R1} cộng 1 V để giữ Q_B ngoài phần bão hòa [15 - (2+1) = 12 V].

Topic 6

SHORT-CIRCUIT CURRENT MEASUREMENT AND CURRENT TO-VOLTAGE CONVERSION

1. Introduction


Transducers such as microphone pickups and solar cells convert some physical quantity into electrical signals. For convenience, the transducers may be modeled by a signal generator as in Fig. 5-8(a). It is often desirable to measure their maximum output current under short-circuit conditions; that is, we should place a short circuit across the output terminals and measure current through the short circuit. This technique is particularly suited to signal sources with very high internal resistance. For example, in Fig. 5-8(a), the shortcircuit current I_{SC} should be 2.5 V/50 kΩ = 50μA. However, if we place a microammeter across the output terminals of the generator, we no longer have a short circuit but a 5000Ω resistance. The meter indication is

$$\frac{2.5\ \text{V}}{50\ \text{k}\Omega + 5\ \text{k}\Omega} \cong 45\ \mu\text{A}$$


High-resistance sources are better modeled by an equivalent Norton circuit. This model is simply the ideal short-circuit current, I_{SC}, in parallel with its own internal resistance as in Fig. 5-8(b). This figure shows how I_{SC} splits between its internal resistance and the meter resistance. To eliminate this current split, we will use the op amp.

2. Using the Op Amp to Measure Short-Circuit Current


The op amp circuit of Fig. 5-8(c) effectively places a short circuit around the current source. The (-) input is at virtual ground because the differential input voltage is almost 0 V. The current source "sees" ground potential at both of its terminals, or the equivalent of a short circuit. All of I_{sc} flows toward the (-) input and on through R_f. R_f converts I_{sc} to an output voltage, revealing the basic nature of this circuit to be a *current-to-voltage converter.*



(a) Ammeter resistance reduces short-circuit current from the signal generator.



(b) Current-source model of signal generator in (a).



(c) Current-to-voltage converter.

FIGURE 5-8 Current-measuring circuits.

EXAMPLE 5-8

V_o measures 5 V in Fig. 5-8(c), and R_f = *100* kΩ. Find the short-circuit current I_{sc}.

Solution

From Fig. 5-8(c),

$$I_{SC} = \frac{V_o}{R_f} = \frac{5\ \text{V}}{100\ \text{k}\Omega} = 50\ \mu\text{A}$$

The resistance R_m is the resistance of the source.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *Giới thiệu*
- Using the Op Amp to Measure Short-Circuit Current: *Sử dụng op amp để đo dòng điện ngắn mạch*

Translate the paragraph 1, 2, 3, into Vietnamese - *Bài dịch đoạn 1, 2, 3*

1. Giới thiệu

Các bộ biến đổi chẳng hạn như bộ chọn microphone và tế bào quang điện biến đổi một vài đại lượng thành tín hiệu điện. Thuận lợi, các bộ biến đổi có thể tạo mô hình bởi một máy phát tín hiệu như trong hình 5.8a. Thường người ta muốn đo cường độ dòng điện đầu ra cực đại của chúng trong các điều kiện ngắn mạch có nghĩa rằng bạn phải đặt một mạch ngắn giữa các cực đầu ra và đo cường độ dòng điện truyền qua mạch ngắn này. Kỹ thuật này đặc biệt phù hợp với các nguồn tín hiệu với điện trở trong cao. Ví dụ trong hình 5.8a, dòng điện mạch I_{SC} phải là 2.5 V / 50 kΩ= 50 µA. Tuy nhiên, nếu bạn đặt một microampere kế ngang qua các cực đầu ra của máy phát thì bạn không còn có một mạch ngắn nữa nhưng có một điện trở 500Ω. Đồng hồ sẽ chỉ cho biết con số

$$\frac{2,5V}{50k\Omega + 5k\Omega} \cong 45\mu A$$

Các nguồn điện trở cao được tạo mô hình tốt hơn bởi một mạch Norton tương đương. Mô hình này đơn giản chỉ là dòng điện ngắn mạch lý tưởng I_{SC} song song với điện trở trong của riêng nó như trong hình 5.8b. Hình này chỉ cho thấy I_{SC} phân chia giữa điện trở trong của nó và điện trở đồng hồ. Để loại bỏ sự phân chia dòng điện này, chúng ta sẽ sử dụng một op amp.

2. Sử dụng op amp để đo dòng điện ngắn mạch

Mạch điện op amp của hình 5.8c đã đặt một mạch ngắn chung quanh nguồn cường độ dòng điện. Đầu vào (-) tiếp

đất ảo bởi vì điện áp đầu vào vi sai hầu như bằng 0 V. Nguồn cường độ dòng điện dường như đối diện với điện áp đất tại hai cực của nó hoặc tương đương với một mạch ngắn (đoản mạch). Tất cả I_{sc} được truyền vào phía đầu vào (-) và truyền qua R_f. R_f biến đổi I_{sc} sang một điện áp đầu ra, điều này cho thấy rằng bản chất cơ bản của mạch điện này là một bộ biến đổi cường độ dòng điện sang điện áp.

Topic 7

MEASURING CURRENT FROM PHOTODETECTORS

1. Photoconductive Cell

With the switch at position 1 in Fig. 5-9, a photoconductive cell, sometimes called a lightsensitive resistor (LSR), is connected in series with the (-) input and E_i. The resistance of a photoconductive cell is very high in darkness and much lower when illuminated. Typically, its xdark resistance is greater than 500 kΩ and its light resistance in bright sun is approximately 5 kΩ. If $E_i = 5$ V, then current through the photoconductive cell, I, would be 5 V/500 kΩ. = 10 μA in darkness 'and 5 V/5 kΩ = 1 mA in sunlight.




FIGURE 5-9 Using the op amp to measure output current from photodetectors.

EXAMPLE 5-9

In Fig. 5-9 the switch is in position 1 and $R_f = 10$ kΩ. If the current through the photoconductive cell is 10 µA in darkness and 1 mA in sunlight, find V_o for (a) the dark condition; (b) the light condition.

Solution

From Fig. 5-9 $V_o = R_f L$ (a) V_o = 10 kΩ x 10 µA = 0.1 V; (b) V_o = 10 kΩ x 1 mA = 10 V Thus the circuit of Fig. 5-9 converts the output current from the photoconductive cell into an output voltage (a current-to-voltage converter).

2. Photodiode

When the switch is in position 2 in Fig. 5-9, E_i is on one side of the photodiode and virtual ground on the other. The photodiode is reverse biased, as it must be for normal operation. In darkness the photodiode conducts a small leakage current on the order of nanoamperes, but depending on the radiant energy striking the diode, it will conduct 50 µA or more. Therefore, current I depends only on the energy striking the photodiode and not on E_i. This current is converted to a voltage by R_f

EXAMPLE 5-10

With the switch in position 2 in Fig. 5-9 and $R_f = 100$ kΩ, find V_o as the light changes photodiode current from (a) 1 µA to (b) 50 µA.

Solution

From $V_o = R_f I_L$, (a) V_o = 100 kΩ x 1 µA = 0.1 V; (b) V_o = 100 kΩ x 50 µA =5,0V.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Photoconductive Cell: *Tế bào quang dẫn*
- Photodiode: *Điốt quang*

Translate the paragraph 1, 2, 3, into Vietnamese - *Bài dịch đoạn 1, 2, 3*

1. Tế bào quang dẫn

Với công tắc tại vị trí 1 trong hình 5.9, một tế bào quang dẫn đôi khi còn được gọi là một điện trở nhạy ánh sáng (LSR), được ghép nối tiếp với đầu vào (-) và E_i. Điện trở của một tế bào quang dẫn rất cao trong bóng tối và thấp hơn nhiều lúc ở trong ánh sáng. Về mặt tiêu biểu thì điện trở trong bóng tối của nó lớn hơn 500 kΩ và điện trở ngoài ánh sáng mặt trời xấp xỉ bằng 5 kΩ Nếu $E_i = 5$ V, thì dòng điện truyền qua tế bào quang dẫn I sẽ là 5 V / 500 kΩ= 10 μA trong bóng tối và 5 V / 5 kΩ = 1 mA trong ánh sáng mặt trời.

2. Điốt quang

Lúc công tắc ở vị trí 2 trong hình 5.9, E_i nằm về một phía của điốt quang và tiếp đất ảo ở phía kia. Điốt quang là thiên áp đảo tức là nó phải dùng cho hoạt động bình thường. Trong bóng tối điốt quang dẫn một dòng điện rò nhỏ hơn đơn vị nano ampère, nhưng phụ thuộc vào năng lượng phát sáng va chạm vào điốt, nó sẽ dẫn dòng điện 50 μA hoặc lớn hơn. Do đó cường độ dòng điện I chỉ phụ thuộc vào năng lượng ánh sáng tác động vào điốt quang chứ không phải phụ thuộc vào E_i. Cường độ dòng điện này được biến đổi thành một điện áp bởi R_f

Topic 8

CURRENT AMPLIFIER

Characteristics of high-resistance signal sources were introduced in Section 5-6. There is no point in converting a current into an equal current, but a circuit that converts a small current into a large current can be very useful. The circuit of Fig. 5-10 is a current multiplier or current amplifier (technically, a current-to-current converter). The signal current source I_{sc} is effectively short-circuited by the input terminals of the op amp. All of I_{sc} flows through resistor mR, and the voltage across it is mRI_{SC} (Resistor mR is known as a multiplying resistor and m as the multiplier.) Since R and mR are in parallel, the voltage across R is also mRI_{SC}. Therefore, the current through R must be mI_{SC}. Both currents add to form load current I_L. I_L is an amplified version of I_{sc} and is found from

$$I_L = (1 + m)I_{SC} \tag{5-7}$$




FIGURE 5-10 Current amplifier with optical coupler load.

ANALYSIS EXAMPLE 5-11

In Fig. 5-10, R = 1kΩ and mR = *99* Ω. Therefore, m = *99*κΩ/1fl= 99. Find the current *IL* through the emitting diode of the optical coupler.

Solution

By Eq. (5-7), $I_L = (1 + 99)(10\ \mu A) = 1.0$ mA.

It is important to note that the load does not determine load current. Only the multiplier m and I_{SC} determine load current. For variable current gain, mR and R can be replaced by a single 100-kΩ potentiometer. The wiper goes to the emitting diode, one end to ground and the other end to the (-) input. The optical coupler isolates the op amp circuit from any high-voltage load. D_P is an ordinary silicon diode that protects the emitting diode against a reverse bias voltage.

Topic 9

SOLAR CELL ENERGY MEASUREMENTS

1. Introduction to the Problems

A solar cell (also called a photovoltaic cell) is a device that converts light energy directly into electrical energy. The best way to record the amount of power received by the solar cell is to measure its short-circuit current. For example, one type of solar cell furnishes a short-circuit current I_{sc} that ranges from 0 to 0.5 A as sunlight varies from complete darkness to maximum brightness.

One problem facing users of these devices is to convert the 0 to 0.5-A solar cell output current from 0 to 10 V so that its performance can be monitored with a strip-chart recorder. Another problem is to measure 1/2 A of current with a low-current meter movement (0 to 0.1 mA). To solve this problem, I_{sc} must be divided so that it can be measured on site with an inexpensive basic meter movement. The final problem is that the value of I_{sc} is too large to be used with the op amp circuits studied thus far in this lesson 5.

2. Converting Solar Cell Short-Circuit Current to a Voltage

The circuit of Fig. 5-11 solves several problems. First, the solar cell sees the (-) input of the op amp as a virtual ground. Therefore, it can deliver its short-circuit current I_{sc}. A second problem is solved when I_{sc} is converted by R_f to a voltage V_o. To obtain a 0- to 10-V output for a 0- to 0.5-A input, R_f should have a value of

$$R_f = \frac{V_o\,(\text{full scale})}{I_{SC}\,(\text{max})} = \frac{10\text{ V}}{0.5\text{ A}} = 20.0\ \Omega$$

V_o should be buffered by a voltage follower. The solar cell current of 0.5 A is too large to be handled by the op amp. This problem is solved by adding an *npn* current boost transistor.

The solar cell current flows through the emitter and collector of the boost transistor to + V. Current gain of the transistor should exceed $\beta = 100$ to ensure that the op amp has to furnish no more than 0.5 A/100 = 5 mA, when $I_{SC} = 0.5$ A.




FIGURE 5-11 This circuit forces the solar cell to deliver a short-circuit current I_{sc}. I_{sc} is converted to a voltage by R_f. Current boost is furnished by the *npn* transistor. The diode protects the base-emitter junction of the 2N3055 against accidental excessive reverse bias.

3. Current-Divider Circuit (Current-to-Current Converter)

Only a slight addition to the circuit of Fig. .5-11 allows us to measure I_{sc} with a lowcurrent milliammeter or microammeter. The current-divider resistance dR_f is shown in Fig. 5-12. Resistance dR_f is made up of the meter resistance R_m plus the scale resistor R_{scale}.

The short-circuit current develops a voltage drop across R_f equal to V_o. V_o is also equal to the voltage across resistance dR_f. Thus the current divider d can be found by equating the voltage drops across dR_f and R_f

$$V_o = I_{SC} R_f = I_m dR_f \tag{5-8a}$$

so

$$d = \frac{I_{SC}}{I_m} \tag{5-8b}$$




FIGURE 5-12 Current-to-current converter. Divider resistance dR_f equals the sum of meter resistance R_m and scale resistance R_{scale}. Short-circuit current I_{SC} = 0.5 A is converted by d down to 100 μA for measurement by a lowcurrent meter.

DESIGN EXAMPLE 5-12

If the meter in Fig. 5-12 is to indicate full scale at I_m = 100 μA when I_{SC} = 0.5 A, find resistance dR_f and R_{scale}.

Design Procedure

From Eq. (5-8b), d = 0.5 A/100 μA = 5000Ω, and dR_f = 5000 x 20 Ω = 100 kΩ. Then $R_{scale} = dR_f - R_m$ = 100 kΩ - 0.8 kΩ = 99.2 kΩ.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction to the Problems: *Giới thiệu bài toán*
- Converting Solar Cell Short-Circuit Current to a Voltage: *Biến đổi dòng điện đoản mạch của pin mặt trời sang một điện áp*
- Current-Divider Circuit (Current-to-Current Converter): *Mạch điện của bộ chia dòng điện (Bộ biến đổi dòng điện sang dòng điện)*

Translate the paragraph 1, 2, 3, into Vietnamese - *Bài dịch đoạn 1, 2, 3*

1. Giới thiệu bài toán

một pin mặt trời (còn gọi là một tế bào quang điện) là một thiết bị để biến đổi năng lượng ánh sáng trực tiếp thành điện năng. Cách tốt nhất để ghi lại lượng công suất điện nhận được bởi một pin mặt trời đó là đo dòng điện mạch ngắn (dòng đoản mạch) của nó. Ví dụ, có một kiểu pin mặt trời cung cấp một dòng điện mạch ngắn I_{SC} biến thiên từ 0 cho đến 0.5 V khi ánh sáng mặt trời biến thiên từ hoàn toàn tối sang ánh sáng cực đại.

Một vấn đề mà người dùng gặp phải đối với những thiết bị này là phải biến đổi dòng điện ra từ 0 cho đến 0,5A trong pin mặt trời từ 0 cho đến 10 V để hoạt động của nó có thể giám sát bởi một máy ghi sơ đồ. Một vấn đề khác nữa đó là phải đo 1/2 A cường độ dòng điện với một đồng hồ đo dòng điện thấp (từ 0 cho đến 0.1 mA). Để giải quyết vấn đề này I_{SC} phải được chia để nó có thể được đo trên hiện trường với một đồng hồ đo cơ bản không đắt tiền. Vấn đề cuối cùng đó là giá trị của I_{SC} quá lớn để có thể được dùng với các mạch op amp được nghiên cứu vượt xa khuôn khổ của bài 5.

2. Biến đổi dòng điện đoản mạch của pin mặt trời sang một điện áp

Mạch ở hình 5.11 giải quyết nhiều vấn đề. Trước tiên, pin mặt trời sẽ thấy đầu vào (-) của op amp như là một mối tiếp đất ảo. Do đó nó có thể truyền dòng điện đoản mạch I_{SC} của nó. Một vấn đề thứ hai được giải quyết lúc I_{SC} được biến đổi bởi R_f sang một điện áp V_o. Để tìm một đầu ra từ 0 cho đến 10 V dùng cho đầu vào 0 cho đến 0.5 A, R_f sẽ có một giá trị

$$R_f = \frac{V_0 \text{ (thang chia đầy đủ)}}{\text{ISC (cực đại)}} = \frac{10V}{0.5A} = 20.0\Omega$$

V_0 phải được đệm bởi một bộ lặp lại điện áp. Cường độ dòng điện trong pin mặt trời là 0. 5 A quá lớn phải được xử lý bởi op amp. Vấn đề này được giải quyết bằng cách bổ sung một transistor trong cường độ dòng điện npn.

Dòng điện trong pin mặt trời truyền qua cực phát và cực góp của transistor tăng cường để đến + V. Độ lợi dòng điện của transistor sẽ vượt quá β = 100 để bảo đảm rằng op amp phải cung cấp dòng điện không được quá 0,5 A / 100 = 5 mA, lúc I_{SC} = 0.5.

3. Mạch điện của bộ chia dòng điện (Bộ biến đổi dòng điện sang dòng điện)

Chỉ cần một bước bổ sung nhỏ vào mạch điện ở hình 5.11 cho phép chúng ta đo I_{SC} với một miliampe kế hoặc microampère kế có cường độ dòng điện thấp. Điện trở của bộ chia dòng điện dR_f được biểu thị trong hình 5.12. Điện trở dR_f bao gồm điện trở đồng hồ R_m cộng với một điện trở có thang chia tỷ lệ R_{scale}.

Dòng điện đoản mạch phát triển một điện áp giữa hai đầu R_f bằng với V_0. V_0 cũng bằng điện áp giữa hai đầu điện trở dR_f. Như thế thì bộ chia cường độ dòng điện d có thể được tìm bằng cách cho bằng nhau điện áp giữa hai đầu dR_f và R_f

$$V_0 = I_{SC} R_f = I_m dR_f \quad (5.8a)$$

do đó

$$d = \frac{I_{SC}}{I_m} \quad (5.8b)$$

Topic 10

PHASE SHIFTER


1. Introduction

An ideal phase-shifting circuit should transmit a wave without changing its amplitude but should change its phase angle by a preset amount. For example, a sine wave E_i with a frequency of 1 kHz and peak value of 1 V is the input of the phase shifter in Fig. 5-13(a).


The output V_o has the same frequency and amplitude but lags E_i by 90°. That is, V_o goes through 0 V $\underline{/90°}$ after E_i goes through 0 V. Mathematically, V_o can be expressed by $V_o = E_i \angle -90°$. A general expression for the output voltage of the phase-shifter circuit in Fig. 5-13(b) is given by

$$V_o = E_i \angle \theta \tag{5-9}$$

where θ is the phase angle and will be found from Eq. (5-10a).



(a) Input and output voltages for θ = −90°.



(b) Phase shifter circuit.

FIGURE 5-13 Phase shifter.

2. Phase-Shifter Circuit

As shown in Fig. 5-13(b) one op amp, three resistors, and one capacitor are all that is required to make an excellent phase shifter. The resistors R must be equal, and any convenient value from 10 to 220 kΩ may be used. Phase angle θ depends only on R_i, C_i, and the frequency f of E_i. The relationship is

$$\theta = 2 \arctan 27\pi R_1 C_1 \qquad (5\text{-}10a)$$

where θ is in degrees, f in hertz, R_i in ohms, and C_1 in farads. Equation (5-10a) is useful to find the phase angle if f, R_i, and C_i are known. If the desired phase angle is known, choose a value for C_i and solve for R_i:

$$R_i = \frac{\tan(\theta/2)}{2\pi f C_i} \qquad (5\text{-}10b)$$

DESIGN EXAMPLE 5-13

Find R_i in Fig. 5-13(b) so that V_o will lag E_i by 90°. The frequency of E_i *is* 1 kHz.

Design Procedure

Since $\theta = 90°$, tan (90°/2) = tan (45°) = 1; from Eq. (5-10b),

$$R_i = \frac{1}{2\pi \times 1000 \times 0.01 \times 10^{-6}} = 15.9 \text{ k}\Omega$$

With R_i = 15.9 κΩ, V_o will have the phase angle shown in Fig. 5-13(a). This waveform is a negative cosine wave.

ANALYSIS EXAMPLE 5-14

If R_i = 100 kΩ in Fig. 5-13(b), find the phase angle e.

Solution

From Eq. (5-10a),

$$\theta = 2 \arctan (2\pi)(1 \times 10^3)(100 \times 10^3)(0.01 \times 10^{-6})$$

$$= 2 \arctan 6.28$$

$$= 2 X 81° = 162° \quad \text{and} \quad V_o = E_i\underline{|-162^0}$$

It can be shown from Eq. (5-10a) that θ = -90° when R_i equals the reactance of C_i, or $1/(2\pi fC_i)$. As R_i is varied from 1 kΩ to 100 kΩ, θ varies from approximately -12° to -168°. Thus the phase shifter can shift phase angles over a range approaching 180°. *If* R_i and C_i are interchanged in Fig. 5-12(b), the phase angle is positive, and the circuit becomes a leading phase-angle shifter. The magnitude *of* θ *is* found from Eq. (5-10a), but the output is given by $V_o = E_i \underline{/ 180° - B}$.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *Giới thiệu*
- Phase-Shifter Circuit: *Mạch của bộ lệch pha*

Translate the paragraph 1, 2, 3, into Vietnamese - *Bài dịch đoạn 1, 2, 3*

1. Giới thiệu

Một mạch có độ lệch pha lý tưởng sẽ truyền một sóng mà không làm thay đổi biên độ nhưng làm thay đổi góc pha của nó theo một đại lượng được xác lập trước. Ví dụ một sóng hình sin E_i với tần số 1 kHz và giá trị cực đại bằng 1 V là đầu vào của một bộ lệch pha trong hình 5.13 a.

Đầu ra V_0 có tần số và biên độ giống nhau nhưng chậm pha E_i một góc 90^0. Điều này có nghĩa rằng V_0 tiến đến giá trị 0 V $\angle 90°$ sau khi E_i tiến đến giá trị 0 V. Xét về mặt toán học thì V_0 có thể được biểu thị bởi công thức $V_0 = E_i \angle -90°$. Biểu thức tổng quát dành cho điện áp đầu ra của mạch bộ lệch pha trong hình 5.13b được cho bởi công thức

$$V_o = E_i \angle -\theta \tag{5.9}$$

trong đó θ là góc lệch pha và sẽ được tìm từ công thức 5.10a

2. Mạch của bộ lệch pha

Như minh họa trong hình 5.13b một op amp có ba điện trở và một tụ điện tất cả yếu tố trên là đầy đủ như một bộ lệch pha xuất sắc. Điện trở R phải bằng với bất cứ giá trị nào nằm trong khoảng từ 10 cho đến 220 kΩ. Góc lệch pha θ chỉ phụ thuộc vào R_i, C_i và tần số f của E_i. Biểu thức là

$$\theta = 2 \arctan 2\pi f R_i C_i \tag{5.10a}$$

trong đó θ tính theo độ, f tính theo hert, R_i tính theo ohm, và C_i tính theo fara. Phương trình 5.10 a hữu dụng trong việc tìm góc lệch pha nếu f, R_i và C_i đã được biết. Nếu góc lệch pha được biết, thì ta chọn giá trị của C_i giải để tìm

được R_i:

$$R_i = \frac{\tan(\theta/2)}{2\pi f C_i} \tag{5.10b}$$

Ta có thể chứng minh từ phương trình 5.10a rằng $\theta = -90^0$ *lúc* R_i *bằng dung kháng* C_i *hoặc* $1/(2\pi f C_i)$. *Khi* R_i *biến thiên từ 1 kΩ đến 100 kΩ, thì* θ *biến thiên xấp xỉ chỉ* -12^0 *đến* -168^0. *Như vậy bộ lệch pha có thể là lệch pha các góc trên một miền xấp xỉ bằng một góc* 180^0. *Nếu* R_i *và* C_i *hoán chuyển cho nhau trong hình 5.12b thì góc lệch pha là dương và mạch điện trở thành bộ chuyển đổi làm sớm pha . Độ lớn của* θ *được tìm từ phương trình 5.10a, nhưng đầu ra được cho bởi công thức* $V_o = E_i \angle 180^\circ - \theta$.

PROBLEMS

5-I. Refer to Example 5-1 and Fig. 5-I. Assume that I_{FS} = 1 mA and meter winding resistance R_m = 1 kΩ. If E_i = - *1.0*V and R_i = *I* kΩ, find (a) I_m (b) V_o.

5-2. A 1-mA movement, with R_m = 1 kΩ, is to be substituted in the circuit in Fig. 5-2. Redesign the R_i resistors for full-scale meter deflection when (a) E_i = ± *6* V dc; (b) E_i = 6 V rms; (c) E_i = 6 V p-p; (d) E_i = *6* V peak.

5-3. In Fig. PS-3 complete the schematic wiring between op amp, diodes, and milliammeter. The current through the meter must be steered from right to left.

5-4. Calculate a value for R_{idc} in Fig. PS-3 so that the meter reads full scale when E_i = 5 V and the range switch is on the 5-V position.

5-5. Consider that the range switch is in the 5-V position in Fig. PS-3. Calculate values for the following resistors to give a full-scale meter deflection of 5 V: (a) R_{irms} for E_i = 5 V rms; (b) R_i p-p for E_i = 5 V p-p; (c) R_i peak for E_i = *5* V peak.

5-6. With the circuit conditions shown in Problem 5-4, (a) which diodes are conducting? (b) Find V_o Assume that diode drops are 0.6 V

5-7. For the constant-current source shown in Fig. PS-7, (a) draw the current direction, the emitter arrow, and state if the transistor is npn or pnp; (b) find I; (c) find V_L.

5-8. If V_o = 11 V and E_i = *5* V in Fig. 5-3, find V_Z.

5-9. I_1 must equal 20 mA in Fig. 5-4 when E_i = *-10* V Find R_i.

5-10. Define a floating load.

5-11. In Fig. 5-5, E_2 = *0 V*, *R* = *10* kΩ, and R_L = *5* kΩ. Find I_L, V_L, and V_o for (a) E_i = *-2* V; (b) E_1 = +2 V

R_i dc
R_i rms
R_i p-p
R_i peak
Shorting type function switch
2
3
7
6
4
741
15 V
−15 V
Range switch
5 V
50 V
(+) input (red)
900 kΩ
R_{input} = 1.0 MΩ all functions, all ranges
100 kΩ
(−) input (black)
D_2
D_4
D_1
D_3
1 kΩ
0–1 mA

FIGURE PS-3




FIGURE PS-7

5-12. In Fig. 5-5, $E_i = 0$ V, $R = 10$ kΩ, and $R_L = 1$ kΩ. Find I_L, V_L, and V_o for (a) $E_2 = -2$ V; (b) $E_2 = +2$V

5-13. In Fig. 5-5, $E_1 = E_2 = -5$ V, and $R = R_L = 5$ kΩ. Find I_L, V_L, and V_o.

5-14. Replace V_z in Fig. 5-6 with a 900-Ω resistor. Find I_L.

5-15. Sketch an op amp circuit that will draw short-circuit current from a signal source and convert the short-circuit current to a voltage.

5-16. A CL5M9M photocell has a resistance of about 10 KΩ under an illumination of 2 *fc*. If E_i = -10V in Fig. 5-9, calculate R_f for an output V_o of *0.2 V* when the photoconductive cell is illuminated by *2* fc.

5-17. Change multiplier resistor *mR* in Fig. 5-10 to 49 kΩ. Find I_L.

5-18. A solar cell that has a maximum short-circuit current of 0.1 A = I_{SC} is installed in the circuit in Fig. 5-12. (a) Select R_f to give V_o, = 10 V when $I_{SC} = 0.1$ A. *(b)* A 50-μA meter movement is to indicate full scale when $I_{SC} = 0.1$ A Find R_{Scale} if $R_M = 5$ kΩ.

5-19. Resistor R_i *is* changed to 10 kΩ in Example 5-14. Find the phase angle θ.

5-20. Design a phase shifter to give a -90° shift at 1 Hz. Choose C_i from 0.001, 0.01, 0.1, or 1.0 μ*F*. R_i must lie between 2 and 100 kΩ.

5-21. Design a -90° phase shift at 1590 Hz. Then for your design, calculate (a) θ at 15 Hz; *(b)* θ at 15 kHz.

5-22. Calculate the net current through R_f in Fig. 5-14(a) if the AD590 temperature is 100°C. Then find V_o.

5-23. Calculate the net current through R_f in Fig. 5-14(b) when the temperature is 100° F Find V_o.

5-24. Calculate the value of R_f *in Fig*. 5-14(a) to design a signal conditioning circuit that interfaces with a microcontroller's A/D converter. The voltage range of the converter is 0 to 5 V.

5-25. Use a simulation program and design an integrating circuit. The input sugnal is $e_{in} = 1 \sin 2000\pi t$ V

5-26. Use a simulation program and design a differentiating circuit. The input signal is (a) sine wave of 500 Hz and a peak value of 0.2 V; *(b)* square wave of 500 Hz and a peak value of 0.2 V; (c) cosine wave of 500 Hz and a peak value of 0.2 V

LESSON
6

Signal Generators

LEARNING OBJECTIVES

Upon completion of this chapter on signal generators, you will be able to:

- ❑ Explain the operation of a multivibrator circuit, sketch its output voltage waveshapes, and calculate its frequency of oscillation.
- ❑ Make a one-shot multivibrator and explain the purpose of this circuit.
- ❑ Show how two op amps, three resistors, and one capacitor can be connected to form an inexpensive triangle/square-wave generator.
- ❑ Predict the frequency of oscillation and amplitude of the voltages in a bipolar or unipolar triangle-wave generator and identify its disadvantages.
- ❑ Build a sawtooth wave generator and tell how it can be used as a voltage-to-frequency converter, frequency modulator, or frequency shift key circuit.
- ❑ Connect an AD630 balanced modulator/demodulator to operate as a switched gain amplifier.
- ❑ Connect the AD630 to an op amp circuit to make a precision triangle-wave generator whose output voltage amplitude can be adjusted independently of the oscillating frequency, and vice versa.

- ❑ Build, test, measure, and explain the operation of an AD639 universal trigonometric function generator when it is wired to generate sine functions.
- ❑ Connect the AD639 to the triangle-wave generator to make a superb precision sine-wave generator. Its oscillating frequency can be adjusted over a wide frequency range by a single resistor, without changing amplitude.
- ❑ Know about the operation of a single IC function generator.

MỤC ĐÍCH YÊU CẦU VÀ BỐ CỤC

- ❑ *Giải thích hoạt động của một mạch bộ đa hài, vẽ các dạng sóng điện áp đầu ra của nó, và tính tần số dao động của nó.*
- ❑ *Tạo một bộ đa hài một nhịp và giải thích mục đích của mặt này.*
- ❑ *Biểu thị cách hai op amps, ba điện trở, và một tụ điện có thể được nối kết với nhau để tạo nên một máy phát sóng dạng tam giác - dạng vuông ít tốn kém.*
- ❑ *Tiên đoán tần số dao động và biên độ của các điện áp trong một máy phát sóng hình tam giác hai cực hoặc một cực và nêu lên điểm bất lợi của chúng.*
- ❑ *Tạo một phát sóng răng cưa và báo cho biết cách nó có thể được dùng làm một bộ biến đổi điện áp sang tần số, một bộ biến điệu tần số, hoặc một mạch phím dịch chuyển tần số.*
- ❑ *Nối kết bộ biến điệu / bộ khử biến điệu cân bằng AD630 để hoạt động làm một bộ khuếch đại có độ lợi hoán chuyển được.*
- ❑ *Nối kết AD630 vào một mạch op amp và tạo nên một máy phát sóng tam giác chính xác mà biên độ điện áp đầu ra có thể được điều chỉnh một cách độc lập với tần*

số dao động và ngược lại.

- *Cấu tạo, thử nghiệm, đo, và giải thích hoạt động của một máy phát sóng lượng giác đa năng AD639 lúc nó được quấn để tạo nên các hàm số hình sin.*
- *Nối kết AD639 với một máy phát sóng hình tam giác để tạo nên một máy phát sóng hình sin siêu chính xác. Tần số dao động của nó có thể được điều chỉnh trên một miền tần số rộng lớn bởi một điện trở mà không làm thay đổi biên độ.*
- *Biết về hoạt động của máy phát chức năng IC.*

INTRODUCTION

Up to now our main concern has been to use the op amp in circuits that process signals. In this chapter we concentrate on op amp circuits that generate signals. Four of the most common and useful signals are described by their shape when viewed on an oscilloscope. They are the square wave, triangular wave, sawtooth wave, and sine wave. Accordingly, the signal generator is classified by the shape of the wave it generates. Some circuits are so widely used that they have been assigned a special name. For example, the first circuit presented in Section 6-1 is a multivibrator that generates primarily square waves and exponential waves. Some ICs that generate these waveforms from a single IC are available. However, you may need a waveform quickly and not have on hand one of these function generator ICs.

Topic 1

FREE-RUNNING MULTIVIBRATOR

1. Multivibrator Action

A free-running or astable multivibrator is a square-wave generator. The circuit of Fig. 6-1 is a multivibrator circuit and looks something like a comparator with hysteresis (Chapter 4), except that the input voltage is replaced by a capacitor. Resistors R_1 and R_2 form a voltage divider to feed back a fraction of the output to the (+) input. When V_o is at $+V_{sat}$, as shown in Fig. 6-1(a), the feedback voltage is called the upper-threshold voltage V_{UT}. V_{UT} is given in Eq. (4-1) and repeated here for convenience:


$$V_{UT} = \frac{R_2}{R_1 + R_2}(+V_{sat}) \qquad (6\text{-}1)$$

Resistor R_f provides a feedback path to the (-) input. When V_o is at $+V_{sat}$, current I^+ flows through R_f to charge capacitor C toward V_{UT}. As long as the capacitor voltage V_c is less than V_{UT} the output voltage remains at $+V_{sat}$.


When V_c charges to a value slightly greater than V_{UT} the (-) input goes positive with respect to the (+) input. This switches the output from $+V_{sat}$ to $-V_{sat}$. The (+) input is now held negative with respect to ground because the feedback voltage is negative and given by

$$V_{LT} = \frac{R_2}{R_1 + R_2}(-V_{sat}) \qquad (6\text{-}2)$$

Equation (6-2) is the same as Eq. (4-2). Just after V_o switches to $-V_{sat}$, the capacitor has an initial voltage equal to V_{UT} [see Fig. 6-1(b)]. Now current I^- discharges C to 0 V and recharges C to V_{LT}. When V_c becomes slightly more negative than the feedback voltage V_{LT}, output voltage V_o switches back to $+V_{sat}$. The condition in Fig. 6-1(a) is reestablished except that C now has an initial charge equal to V_{LT}. The capacitor will discharge from V_{LT} to 0 V and then recharge to V_{LT} and the process is repeating. Free-running multivibrator action is summarized as follows:



(a) When $V_o = +V_{sat}$, V_C charges toward V_{UT}.



(a) When $V_o = -V_{sat}$, V_C charges toward V_{LT}.

FIGURE 6-1 Free-running multivibrator (R, = 100 kSZ, RZ = 86 kSZ). Outputvoltage waveforms shown in Fig. 6-2.

1. When $V_o = -V_{sat}$ C discharges from V_{UT} to V_{LT} and switches V_o to $+V_{sat}$.
2. When $V_o = +V_{sat}$, C charges from V_{LT} to V_{UT} and switches V_o to $-V_{sat}$.

The time needed for C to charge and discharge determines the frequency of the multivibrator.

2. Frequency of Oscillation

The capacitor and output-voltage waveforms for the free-running multivibrator are shown in Fig. 6-2. Resistor R_2 is chosen to equal 0.868, to simplify calculation of capacitor charge time. Time intervals t_1 and t_2 show how V_c and V_o change with time

for Figs. 6-1(a) and (b), respectively. Time intervals t_1 and t_2 are equal to the product of R_f and C.

The period of oscillation, T, is the time needed for one complete cycle. Since T is the sum of t_1 and t_2,

$$T = 2R_fC \text{ for } R_2 = 0.86R_f \quad (6.3a)$$

The frequency of oscillation f is the reciprocal of period T and is expressed by

$$f = \frac{1}{T} = \frac{1}{2R_fC} \quad (6\text{-}3b)$$




FIGURE 6-2 Voltage waveshapes for the multivibrator of Fig. 6-1.

where T is in seconds, f in hertz, R_f in ohms, and C in farads.

EXAMPLE 6-1

In Fig. 6-1, if R_1 = 100 kΩ, R_2= 86 kΩ, + V_{sat} = + 15 V, and - V_{sat} = -15 V, find (a) V_{UT} (b) V_{LT}

Solution (a) By Eq. (6-1),

$$V_{UT} = \frac{86\text{k}\Omega}{186\text{k}\Omega} \times 15\text{V} \cong 7\text{V}$$

(b) By Eq. (6-2),

$$V_{LT} = \frac{86\text{k}\Omega}{186\text{k}\Omega}(-15\text{V}) \cong -7\text{V}$$

EXAMPLE 6-2.

Find the period of the multivibrator in Example 6-1 if R_f = 100 kΩ and C = 0.1 $T_{\mu F}$.

Solution Using Eq. (6-3a), T= (2)(100kΩ)(0.1μF)=0.020 s = 20 ms.

EXAMPLE 6-3

Find the frequency of oscillation for the multivibrator of Example 6-2.

Solution From Eq. (6-3b),

$$f = \frac{1}{2 \times 10^{-3}\text{s}} = 50\text{Hz}$$

EXAMPLE 6-4

Show why $T = 2 R_f C$ when $R_2 = 0.86R$, as stated in Eq. (6-3a).

Solution The time required for a capacitor C to charge through a resistor R_f from some starting capacitor voltage toward some aiming voltage to a stop voltage is expressed generally as

$$t = R_f C \ln\left(\frac{\text{aim-start}}{\text{aim-stop}}\right)$$

Applying the equation to Fig. 6-2 yields

$$t_1 = R_f C \ln\left(\frac{+V_{\text{sat}} - V_{LT}}{+V_{\text{sat}} - V_{UT}}\right)$$

If the magnitudes of $+V_{sat}$ and $-V_{sat}$ are equal, the term in parentheses simplifies to

$$\ln\left[\frac{+V_{\text{sat}} - \dfrac{R_2}{R_1 + R_2}(-V_{\text{sat}})}{+V_{\text{sat}} - \dfrac{R_2}{R_1 + R_2}(+V_{\text{sat}})}\right] = \ln\left(\frac{R_1 + 2R_2}{R_1}\right)$$

Since ln 2.718 = 1, the ln term can be reduced to 1 if

$$\frac{R_1 + 2R_2}{R_1} = 2.718 \text{ or } R_2 = 0.86R_1$$

Now $t_1 = R_f C$ and $t_2 = R_f C$ if $R_2 = 0.86R_1$. Therefore, $T = t_1 + t_2 = 2R_f C$.

COMPREHENSION - ĐỌC HIỂU

Translate the sections 1, 2 into Vietnamese - *Bài dịch các phần 1, 2*

1. Hoạt động của bộ đa hài

Một bộ đa hài hoạt động tự do hoặc một đa hài bất ổn là một bộ tạo sóng hình vuông. Mạch ở hình 6.1 là một mạch của bộ đa hài và ở mức độ nào đó nó giống hệt như mức độ so sánh có hiện tượng trễ (xem chương 4), ngoại trừ rằng điện áp được thay thế của một tụ điện. các điện trở R_1 và R_2 tạo nên một bộ chia điện áp để hồi tiếp đến một phân số ra tương ứng với đầu vào (+). Lúc V_0 nằm ở vị trí $+V_{sat}$, như minh hoạ trong hình 6.1a, thì điện áp hồi tiếp được gọi là điện áp ngưỡng trên V_{UT}. V_{UT} được cho trong phương trình (4.1) và được lặp lại ở đây cho thuận lợi:

$$V_{UT} = \frac{R_2}{R_1 + R_2}(+V_{sat}) \qquad (6\text{-}1)$$

Điện trở R_f cung cấp một điện trở hồi tiếp đến đầu vào (-). Lúc V_0 nằm ở giá trị $+V_{sat}$, dòng điện I^+ chạy qua R_f để tích điện cho tụ điện C đến V_{UT}. Khi điện áp của tụ điện V_c nhỏ hơn V_{UT} thì điện áp ra vẫn giữ tại giá trị $+V_{sat}$.

Lúc Vc tích điện đến một giá trị hơi lớn hơn V_{UT}, thì đầu vào âm (-) sẽ chuyển qua dương tương ứng với đầu vào dương (+). Công tắc đầu ra từ V_{sat} đến $-V_{sat}$. Đầu ra dương (+) bây giờ giữa giá trị âm tương ứng với đất bởi vì điện áp hồi tiếp là âm và được cho bởi công thức

$$V_{LT} = \frac{R_2}{R_1 + R_2}(-V_{sat}) \qquad (6\text{-}2)$$

Phương trình (6.2) giống hệt như phương trình (4.2). Chỉ có là sau khi V_0 chuyển sang $-V_{sat}$, thì tụ điện có một điện áp

khởi tạo bằng với V_{UT} (xem hình 6.1(b). Bây giờ dòng điện I^- phóng điện từ C đến 0 và tích điện trở lại cho C đến V_{LT}. Lúc V_c trở thành hơi âm so với điện áp hồi tiếp V_{LT}, điện áp đầu ra V_0 chuyển trở về với V_{sat}. Điều kiện trong hình 6.1(a) được tái lập lại ngoại trừ rằng C bây giờ có điện áp khởi tạo bằng V_{LT}. Tụ điện sẽ phóng điện từ V_{LT} đến 0 sau đó tích điện trở lại đến V_{ut} và quy trình xử lý lại được lặp lại. Hoạt động của bộ đa hài chạy tự do được khái quát hóa như sau:

1. *Lúc $V_0 = -V_{sat}$, C phóng điện từ V_{UT} đến V_{LT} và công tắc V_0 chuyển sang $+V_{sat}$.*
2. *Lúc $V_0 = +V_{sat}$, C tích điện từ V_{LT} đến V_{UT} và công tắc V_0 chuyển sang $-V_{sat}$.*

   Thời gian cần thiết để C tích điện điện và phóng điện xác định tần số của bộ đa hài.

2. Tần số dao động

Tụ điện và các dạng sóng điện áp ra dành cho bộ đa hài hoạt động tự do được minh họa trong hình 6.2. Điện trở R_2 được chọn bằng 0.868, để đơn giản hóa phép tính về thời gian tích điệnc ủa tụ điện. Các mức thời gian t_1 và t_2 biểu thị cách mà V_c và V_0 thay đổi theo thời gian ứng với hình 6.1(a) và (b). Các mức thời gian t_1 và t_2 thì bằng tích của R_f và C.

Chu kỳ dao động T là thời gian cần thiết để hoàn thành một vòng. Bởi vì T là tổng của t_1 và t_2, nên

$$T = 2R_fC \text{ ứng với } R_2 = 0.86R1 \qquad (6.3a)$$

Tần số dao động f tỷ lệ nghịch với chu kỳ T và biểu thị bởi công thức

$$f = \frac{1}{T} = \frac{1}{2R_fC} \qquad (6\text{-}3b)$$

Ở đây T tính theo giây, f tính theo hertz, R_f tính theo ohm, và C tính theo fara.

Topic 2

ONE-SHOT MULTIVIBRATOR

1. Introduction

A one-shot multivibrator generates a single output pulse in response to an input signal. The length of the output pulse depends only on external components (resistors and capacitors) connected to the op amp. As shown in Fig. 6-3, the one-shot generates a single output pulse on the negative-going edge of E_1. The duration of the input pulse can be longer or shorter than the expected output pulse. The duration of the output pulse is represented by τ in Fig. 6-3. Since τ can be changed only by changing resistors or capacitors, the one-shot can be considered a pulse stretcher. This is because the width of the pulse can be longer than the input pulse. Moreover, the one-shot introduces an idea of an adjustable delay, that is, the delay between the time when E_i goes negative and the time for V_o, to go positive again. Operation of the one-shot will be studied in three parts: (1) the stable state, (2) transition to the timing state, and (3) the timing state.

2. Stable State

In Fig. 6-4(a), V_o is at $+V_{sat}$. Voltage divider R_1 and R_2 feeds back V_{UT} to the (+) input. V_{UT} is given by Eq. (6-1). The diode D_1 clamps the (-) input at approximately +0.5 V The (+) input is positive with respect to the (-) input, and the high open-loop gain times the differential input voltage ($E_d = 2.1 - 0.5 = 1.6$ V) holds V_0 at $+V_{sat}$.




FIGURE 6-3 Input signal E_i and output pulse of a one-shot multivibrator.

3. Transition to the Timing State


If input signal E_i is at a steady do potential as in Fig. 6-4(a), the (+) input remains positive with respect to the (-) input and V_o stays at $+V_{sat}$. However, if E_i goes negative by a peak value E_{ip}, approximately equal to or greater than V_{UT} the voltage at the (+) input will be pulled below the voltage at the (-) input. Once the (+) input becomes negative with respect to the (-) input, V_o switches to $-V_{sat}$. With this change, the one-shot is now in its timing state. For best results, the time constant R_iC_i should be 1/10 the time constant R_fC or less.

4. Timing State

The timing state is an unstable state; that is, the one-shot cannot remain very long in this state for the following reasons. Resistors R_1 and R_2 in Fig. 6-4(b) feed back a negative

voltage (V_{LT} = -2.1 V) to the (+) input. The diode D_1 is now reverse biased by $-V_{sat}$ and is essentially an open circuit. Capacitor C discharges to 0 and then recharges with a polarity opposite to that in Fig. 6-4(a) [see Fig. 6-4(b)]. As C recharges, the (-) input becomes more and more negative with respect to ground. When the capacitor voltage is slightly more negative than V_{LT}, V, switches to $+ V_{sat}$. The one-shot has now completed its output pulse and is back to the stable state in Fig. 6-4(a). Since the one-shot has only one stable state, it is also called a monostable multivibrator.

(a) Stable state of a one-shot multivibrator: $R_iC_i \leq (R_fC)/10$.



(b) Timing state: When E_i goes negative, V_o goes negative for 2 ms.

FIGURE 6-4 Monostable or one-shot multivibrator.

5. Duration of Output Pulse

If R_2 is made about one-fifth of R_1, in Fig. 6-4, then the duration of output pulse is given by

$$\tau = \frac{R_f C}{5} \text{ or } R_2 = \frac{R_1}{5} \quad (6.4a)$$

The exact equation is

$$\tau = R_f C \ln\left[\frac{-V_{sat} - 0.5V}{-V_{sat} - V_{UT}}\right] \quad (6.4b)$$

EXAMPLE 6-5

Calculate τ for the one-shot of Fig. 6-4.

Solution By Eq. (6-4a),


$$\tau = \frac{(100k\Omega)(0.1\mu F)}{5} = 2ms$$

For test purposes, E_i can be obtained from a square-wave or pulse generator. Diode D_2 prevents the one-shot from coming out of the timing state on positive transitions of E_i. To build a one-shot that has a positive output pulse for a positive input signal, simply reverse the diodes.


6. Recovery Time

After the timing state is completed, the output returns to $+V_{sat}$. However, the circuit is not ready to be retriggered reliably until C returns to its initial state of 0.5 V because it takes time for C to be discharged from V_{LT} = -2.1 V in Fig. 6-4(b) to 0.5 V in Fig. 6-4(a). This time interval is called recovery time and is shown in Fig. 6-5(b). Recovery time is approximately τ.

Normally, C is charged back to its initial state by a current through R_f. By adding a discharge resistor R_D in parallel with R_f as in Fig. 6-5(a), the recovery time is reduced. Typically, if $R_D = 0.1R_f$, recovery time is reduced to one-tenth. Diode D_t prevents R_D from affecting the timing-cycle interval τ.



(a) Discharge diode D_D and R_D are added to Fig. 6-4.



(b) Recovery time is reduced by D_D and R_D.

FIGURE 6-5 The recovery time of a one-shot multivibrator is reduced by adding discharge diode D_D and R_D. R_D should be about one-tenth of Rf to reduce recovery time to one-tenth.

COMPREHENSION - ĐỌC HIỂU

Translate the sections 1, 2, 3,4 into Vietnamese -
Bài dịch các phần 1, 2, 3, 4

1. Giới thiệu

Bộ đa hài một nhịp tạo một xung đầu ra tương ứng với một tín hiệu đầu vào. Chiều dài của xung ra thì phụ thuộc vào các thành phần bên ngoài (điện trở và tụ điện) được nối kết với op amp. Như minh họa trong hình 6.3, một nhịp thì tạo nên một xung ra trên cạnh âm E_i. Thời gian xung vào có thể lâu hơn hoặc ngắn hơn xung ra mong đợi. Thời gian của xung ra được biểu thị bởi τ trong hình 6.3. Bởi vì τ chỉ có thể thay đổi bởi điện trở hoặc tụ điện cho nên một nhịp có thể được xem như là bộ đơn giản xung. Điều này bởi vì chiều rộng của xung có thể dài hơn là xung-vào. Ngoài ra, một nhịp giới thiệu một ý tưởng về một sự trì hoãn có thể điều chỉnh có nghĩa là sự trì hoãn giữa thời gian lúc E_i tiến đến âm và thời gian để V_0 tiến đến giá trị dương lại. Hoạt động của một nhịp sẽ được nghiên cứu trong ba phần: (1) giai đoạn ổn định, (2) giai đoạn chuyển tiếp cho đến giai đoạn định thời, và (3) giai đoạn định thời.

2. Giai đoạn ổn định

Trong hình 6.4(a) V_0 nằm ở tại vị trí + V_{sat}. Bộ chia điện áp R_1 và R_2 dẫn V_{UT} trở về với đầu ra (+). V_{UT} được cho bởi phương trình (6.1) Điốt D_1 kẹp đầu vào âm (-) tại giá trị gần đúng + 0.5 V. Đầu vào (+) là dương tương ứng với đầu vào âm và độ lợi mở nhân với điện áp đầu vào vi sai (E_d = 2.1 - 0.5 = 1.6 V) giữ V_0 tại V_{sat}.

3. Chuyển tiếp sang trạng thái định thời

Nếu tín hiệu vào E_i nằm tại một giá trị ổn định như trong hình 6.4a, thì đầu vào (+) vẫn giữ dương so với đầu vào âm (-) và V_0 vẫn giữ giá trị + V_{sat}. Tuy nhiên, nếu E_i tiến đến âm do bởi giá trị đỉnh E_{ip}, gần bằng hoặc lớn hơn V_{UT} thì điện áp tại đầu vào dương (+) sẽ bị đẩy xuống bên dưới điện áp tại đầu vào âm (-). Một lần nữa đầu vào dương (+) trở thành âm (-) tương ứng với đầu vào âm, V_0 chuyển sang -V_{sat}. Với sự thay đổi này, thì một nhịp bây giờ nằm ở trạng thái định thời của nó. Để có kết quả tốt nhất, hằng số thời gian R_iC_i; nên bằng 1/10 hằng số thời gian R_f C hoặc là nhỏ hơn.

4. Giai đoạn định thời


Giai đoạn định thời là một giai đoạn không ổn định ; có nghĩa rằng một nhịp không thể giữ rất lâu trong giai đoạn này vì một vài lý do sau đây. Các điện trở R_1 và R_2 trong hình 6.4 chuyển trở về một điện áp âm (V_{LT} = -2.1V) sang đầu đầu vào (+). Điốt D_1 bây giờ được tạo thiên áp đảo bởi - V_{sat} và về mặt cơ bản nó là một mạch mở. Tụ điện C phóng điện sang 0 rồi tích điện trở lại với cực đảo ngược như trong hình 6.4(a) [xem hình 6.4(b)]. C tái tích điện thì đầu vào (-) trở nên càng lúc càng âm so với mặt đất. Lúc điện áp tụ điện hơi âm so với V_{LT}, thì công tắc chuyển sang +V_{sat}. Một nhịp bây giờ đã làm hoàn tất xung ra và nó trở về với trạng thái ổn định như trong hình 6.4(a). Bởi vì một nhịp chỉ có một trạng thái ổn định cho nên nó còn được gọi là bộ đa hài đơn ổn .

Topic 3


TRIANGLE-WAVE GENERATORS

1. Theory of Operation

A basic bipolar triangle-wave generator circuit is presented in Fig. 6-6. The triangle wave, V_A, is available at the output of the 741 integrator circuit. An additional square-wave signal, V_B, is available at the output of the 301 comparator.



(a) The 741 integrator circuit and 301 comparator circuit are wired to make a triangle-wave generator.



(b) Waveshapes.

FIGURE 6-6 The bipolar triangle-wave generator circuit in (a) generates triangle-wave and square-wave oscillator signals as in (b). (a) Basic bipolar triangle-wave generator oscillator frequency for 1000 Hz; (b) output-voltage waveshapes.

To understand circuit operation, refer to time interval 0 to 1 ms in Fig. 6-6. Assume that V_B is high at $+V_{sat}$. This forces a constant current (V_{sat}/R_i) through C (left to right) to drive V_A negative from V_{UT} to V_{LT}. When V_A reaches V_{LT}, pin 3 of the 301 goes negative, and V_B snaps to $-V_{sat}$, and t = 1 ms.

When V_B is at $-V_{sat}$, it forces a constant current (right to left) through C to drive V_A, positive from V_{LT} toward V_{UT} (see the time interval 1 to 2 ms). When V_A reaches V_{UT} at t = 2 ms, pin 3 of the 301 goes positive and V_B snaps to $+V_{sat}$. This initiates the next cycle of oscillation.

2. Frequency of Operation

The peak values of the triangular wave are established by the ratio of resistor pR to R and the saturation voltages. They are given by

$$V_{UT} = -\frac{-V_{sat}}{P} \quad (6.5a)$$

$$V_{LT} = -\frac{+V_{sat}}{P} \quad (6.5b)$$

where

$$P = \frac{pR}{R} \quad (6.5c)$$

If the saturation voltages are reasonably equal, the frequency of oscillation, f, is given by

$$P = \frac{pR}{R} \quad (6\text{-}6)$$

EXAMPLE 6-6

A triangle-wave generator oscillates at a frequency of 1000 Hz with peak values of approximately +5 V. Calculate the required values for pR, R_i, and C in Fig. 6-6.

Solution First we work on the calculation for the comparator resistor ratio p that controls peak triangle-wave output voltages, V_{UT} and V_{LT}. + V_{sat} is practically + 14.2 V and - V_{sat} is typically -13.8 V for a ± 15-V supply. This observation points out one deficiency in our low-cost triangle-wave generator. It does not have precisely equal positive and negative peak outputs. (We will remedy this problem, at a higher cost, in Section 6-6.) From Eq. (6-5a), solve for p:

$$p = \frac{-Vsat}{V_{UT}} = -\frac{-13.8V}{5V} = +2.76 \approx 2.8$$

Choose R = 10 kΩ. Then from Eq. (6-5c) we solve for pR as

$$pR = 2.8(10k\Omega) = 28\ k\Omega$$

Next we select R_i and C. Begin by making a trial choice for C = 0.05 μF. Then calculate a value for R_i to see if R_i is greater than 10 kΩ. From Eq. (6-6),

$$R_i = \frac{p}{4fC} = \frac{2.8}{4(1000\text{Hz})(0.05\mu\text{F})} = 14k\Omega$$

In practice it would be prudent for R_i to be a 12-kΩ resistor in series with a 0 to 5-kΩ pot. The 5-kΩ pot may then be adjusted for an oscillation frequency of precisely 1.00 kHz.

3. Unipolar Triangle-Wave Generator

The bipolar triangle-wave generator circuit of Fig. 6-6 can be changed to produce a unipolar triangle wave output. Simply add a diode in series with pR as shown in Fig. 6-7. Circuit operation is studied by reference to the waveshapes in Fig. 6-7(b).

When V_B is at + V_{sat}, the diode stops current flow through pR and sets V_{LT} at 0 V. When V_B is at - V_{sat}, the diode allows current flow through pR and sets V_{UT} at a value of

$$V_{UT} = -\frac{-V_{sat} + 0.6V}{p} \quad (6\text{-}7a)$$

Frequency of oscillation is then given approximately by

$$f \simeq \frac{p}{2R_iC} \quad (6\text{-}7b)$$

EXAMPLE 6-7

Find the approximate peak voltage and frequency for the unipolar triangle-wave generator in Fig. 6-7.

Solution Calculate

$$p = \frac{pR}{R} = \frac{28k\Omega}{10k\Omega} = 2.8$$


Find the peak value of V_A from Eq. (6-7a):

$$V_{UT} = \left(\frac{-V_{sat} + 0.6V}{p}\right) = \left(\frac{-13.8V + 0.6V}{2.8}\right) \square\ 4.7V$$


From Eq. (6-7b),

$$f = \frac{p}{2R_iC} = \frac{1}{2(28k\Omega)(0.05\mu\text{F})} = 1000\text{Hz}$$

Note the change in R_i value from Fig. 6-6(a) to Fig. 6-7(a).



(a) Unipolar triangle-wave generator.



(b) Waveshapes.

FIGURE 6-7 Diode D in (a) converts the bipolar triangle-wave generator into a unipolar triangle-wave generator. Waveshapes are shown in (b). (a) Basic unipolar triangle-wave generator; oscillating frequency is 1000 Hz. (b) Outputvoltage waveshapes.

COMPREHENSION - ĐỌC HIỂU

Translate the sections 1, 2, 3 into Vietnamese - ***Bài dịch các phần 1, 2, 3***

1. Lý thuyết hoạt động

Một mạch của bộ tạo sóng tam giác hai cực căn bản được trình bày trong hình 6.6. Sóng tam giác V_A có sẵn đầu ra tại mạch của bộ tích phân 741. Một tín hiệu sóng vuông bổ sung, V_B có sẵn tại đầu ra của bộ sánh 301

Để hiểu hoạt động của mạch, tham khảo mức thời gian 0 cho đến 1 ms trong hình 6.6 . Giả sử rằng V_B là cao tạo $+V_{sat}$. Các lực này cưỡng bức một dòng điện không đổi V_{sat}/R_i chạy qua C (từ trái sang phải) để vận hành V_A âm từ V_{UT} cho đến V_{LT}. Lúc V_A đạt đến V_{LT}, thì pin 3 của 301 trở thành âm , và V_B truy cập đến $-V_{sat}$, và t = 1 ms.

Lúc V_B nằm tại vị trí $-V_{sat}$, thì nó tác động lên một dòng điện không đổi (từ phải sang trái) thông qua C để vận hành V_A dương từ V_{LT} đến V_{UT} (xem mức thời gian từ 1 đến 3 ms). Lúc V_A đạt đến V_{UT} tại t = 2 ms, thì pin 3 của 301 đến dương và V_B truy chụp đến $+V_{sat}$. Điều này khởi tạo một chu kỳ dao động kế tiếp.

2. Tần số dao động

Giá trị đỉnh của tần số tam giác được xác định bởi tỷ số của điện trở pR chia cho R và điện áp bão hòa. Chúng được cho bởi công thức

$$V_{UT} = -\frac{-V_{sat}}{P} \qquad (6.5a)$$

$$V_{LT} = -\frac{+V_{sat}}{P} \qquad (6.5b)$$

ở đây

$$P = \frac{pR}{R} \qquad (6.5c)$$

Nếu các điện áp bão hòa bằng nhau, thì tần số dao động f được cho bởi công thức

$$P = \frac{pR}{R} \qquad (6\text{-}6)$$

3. Bộ tạo sóng tam giác một cực

Bộ tao sóng tam giác lưỡng cực ở hình 6.6 có thể thay đổi để tạo nên một bộ tạo sóng tam giác lưỡng cực. Đơn giản chỉ cần bổ sung thêm 1 điốt ghép nối tiếp với pR như minh họa trong hình 6.7. Hoạt động của mạch này được nghiên cứu bằng cách tham khảo dạng sóng trong hình 6.7(b).

Lúc V_B *nằm tại giá trị* $+V_{sat}$ *thì điốt ngưng không cho dòng điện chạy qua pR và xác lập* V_{LT} *tại 0V. Lúc* V_B *nằm tại giá trị* $-V_{sat}$*, thì điốt cho phép dòng điện chạy qua pR và xác lập* V_{UT} *tại một giá trị*

$$V_{UT} = -\frac{-V_{sat} + 0.6V}{p} \qquad (6\text{-}7a)$$

Tần số dao động được cho xấp xỉ

$$f = \frac{p}{2R_iC} \qquad (6\text{-}7b)$$

Topic 4

SAWTOOTH-WAVE GENERATOR

1. Circuit Operation

A low-parts-count sawtooth-wave generator circuit is shown in Fig. 6-8(a). Op amp A is a ramp generator. Since E_i is negative, V_{oramp} can only ramp up. The rate of rise of the ramp voltage is constant at

$$\frac{V_{oramp}}{t} = \frac{E_i}{R_i C} \tag{6-8}$$

The ramp voltage is monitored by the (+) input of comparator 301B. If V_{oramp} is below V_{ref}, the comparator's output is negative. Diodes protect the transistors against excessive reverse bias.

When V_{oramp} rises to just exceed V_{ref}, the output V_{ocomp} goes to positive saturation. This forward biases "dump" transistor Q_D into saturation. The saturated transistor acts as a short circuit across the integrating capacitor C. C discharges quickly through Q_D to essentially 0 V. When V_{ocomp} goes positive, it turns on Q_1 to short-circuit the 10-kn potentiometer. This drops V_{ref} to almost zero volts.

As C discharges toward 0 V, it drives V_{oramp} rapidly toward 0 V. V_{oramp} drops below V_{ref} causing V_{ocomp} to go negative and turn off Q_D. C begins charging linearly, and generation of a new sawtooth wave begins.

2. Sawtooth Waveshape Analysis


The ramp voltage rises at a rate of 1 V per millisecond in Fig. 6-8(b). Meanwhile, V_{ocomp} is shown to be negative. When the

ramp crosses V_{ref}, V_{ocomp} snaps positive to drive the ramp voltage quickly toward 0V. As V_{oramp} snaps to 0V, the comparator's output is reset to negative saturation. Ramp operation is summarized in Fig. 6-8(c).

3. Design Procedure


The time for one sawtooth-wave period can be derived most efficiently by analogy with a familiar experience.

$$\text{time(of rise)} = \frac{\text{distance(of rise)}}{\text{speed(of rise)}} \qquad (6\text{-}9a)$$




(a) Sawtooth-wave generator circuit.

FIGURE 6-8 The sawtooth-wave generator circuit in (a) has the waveshapes shown in (b) and (c). Oscillating frequency is 100Hz or $f = (1/R_iC)(E_i/V_{ref})$.



(b) Sawtooth-wave output $V_{o\ ramp}$ and comparator output.



(c) Details for sawtooth-wave design or analysis.

$$\text{period}\, T = \frac{V_{ref}}{E_i/R_iC} \tag{6-9b}$$

Since frequency is the reciprocal of the period

$$f = \left(\frac{1}{R_iC}\right)\frac{E_i}{V_{ref}} \tag{6-9c}$$

DESIGN EXAMPLE 6-8

Design a sawtooth-wave generator to have a 10-V peak output and a frequency of 100 Hz. Let E_i = 1 V

Design Procedure

1. Design a voltage divider to give a reference voltage V_{ref} = + 10 V for op amp B in Fig. 6-8(a).
2. Let's select a ramp rate rise of 1 V/ms. Pick any R_iC combination to give 1.0 ms. Therefore, let's select R_i =

10 kΩ and C = 0.1 μF.

3. The resulting circuit is shown in Fig. 6-8(a).
4. E_i may be made from a voltage divider and voltage follower to make an ideal voltage source (see Section 3.7).
5. Alternatively, you could pick a trial value for R_iC and solve for E_i in Eq. (6-9b).
6. Check the design values in Eq. 6-9c.

$$f = \frac{1}{(10k\Omega)(0.1\mu F)}\left(\frac{1V}{10V}\right) = 100Hz$$

4. Voltage-to-Frequency Converter

There are two ways to change or modulate the oscillating frequency of Fig. 6-8. We see from Eq. (6-9c) that the frequency is directly proportional to E_i and inversely proportional to V_{ref}. The advantages and disadvantages of each method are examined with an example.

This type of frequency modulation by V_{ref} has two disadvantages with respect to control of frequency by E_i. First, the relationship between input voltage V_{ref} and output frequency is not linear. Second, the sawtooth's peak output voltage is not constant, since it varies directly with V_{ref}.

5. Frequency Modulation and Frequency Shift Keying

Examples 6-9 and 6-10 indicate one way of achieving frequency modulation (FM). Thus, if the amplitude of E_i varies, the frequency of the sawtooth oscillator will be changed or modulated. If E_i is keyed between two voltage levels, the sawtooth oscillator changes frequencies. This type of application is called frequency shift keying (FSK) and is used for data transmis-

sion. These two preset frequencies correspond to "0" and "1" states (commonly called space and mark) in binary.

EXAMPLE 6-9

If E_i is doubled to -2 Vin Fig. 6-8, find the new frequency of oscillation.

Solution In Eq. (6-9c) use $|E_i|$;

$$f = \left(\frac{1}{R_i C}\right)\frac{E_i}{V_{ref}} = \frac{1}{(10\times10^3\Omega)(0.1\times10^{-6}F)}\frac{E}{10V}$$

$$= \frac{1}{1.0\times10^{-3}s} = \frac{E_i}{10V} = \left(\frac{100\text{Hz}}{V}\right)E_i$$

For E_i = -2 V, f = (2 V)(100 Hz/V) = 200 Hz. Thus as E_i changes from 0 V to -10 V, frequency changes from 0 Hz to 1 kHz. The peak amplitude of the sawtooth wave remains equal to V_{ref} (10 V) for all frequencies.

EXAMPLE 6-10

Keep E_i, R_i, and C at their value shown in Fig. 6-8(a). Reduce V_{ref} by one-half to 5 V. Is the frequency doubled or halved?

Solution From Example 6-8 and Eq. (6-9c),

$$f = \frac{1V}{(ms)V_{ref}} = \frac{(1000\text{Hz})/\text{V}}{V_{ref}}$$

For V_{ref} = 10 V, f = 100 Hz. For V_{ref} = 5 V the frequency is doubled to 200 Hz. As V_{ref} is reduced from 10 V to 0 V, the frequency is increased from 100 Hz to a very high value.

6. Disadvantages

The triangle-wave generators of Section 6-3 are inexpensive and reliable. However, they have two disadvantages. The rates of rise and fall of the triangle wave are unequal. Also, the peak values of both triangle-wave and square-wave outputs are unequal, because the magnitudes of $+V_{sat}$ and $-V_{sat}$ are unequal.

In the next section we substitute an AD630 for the comparator. This will give the equivalent of precisely equal square-wave ± voltages that will also be equal to the ± peak values of triangle-wave voltage. Once we have made a precision triangle-wave generator, we will use it to drive a new state-of-the-art trigonometric function generator to make a precision sine-wave generator.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Circuit Operation: *Hoạt động của mạch*
- Sawtooth Waveshape Analysis: *Phân tích dạng sóng hình răng cưa*
- Voltage-to-Frequency Converter: *Bộ biến đổi điện áp sang tần số*
- Frequency Modulation and Frequency Shift Keying: *Biến điệu tần số và phím dịch chuyển tần số*

Translate the sections 1, 2, 3 into Vietnamese - *Bài dịch các phần 1, 2, 3*

1. Hoạt động của mạch

Một mạch của máy phát sóng hình răng cưa được minh họa trong hình 6-8(a). Op amp A là một máy phát hình dốc.

Bởi vì E_i là âm cho nên $V_{o\,ramp}$ chỉ có thể dốc lên mà thôi. Tốc độ tăng của điện áp dốc là hằng số.

$$\frac{V_{oramp}}{t} = \frac{E_i}{R_i C} \qquad (6\text{-}8)$$

Điện áp dốc được giám sát bởi đầu vào (+) của bộ so sánh 301B. Nếu $V_{o\,ramp}$ nằm bên dưới V_{ref} thì đầu ra của bộ so sánh là âm. Các điốt bảo vệ transistors chống lại thiên áp đảo vượt trội.

Lúc $V_{o\,ramp}$ tăng chỉ vượt có V_{ref} thì đầu ra $V_{o\,comp}$ đạt đến miền bão hòa dương. Transistors của thiên áp thuận Q_D tiến đến vùng bão hòa. Transistors được bão hòa hoạt động là một mạch ngắn ngang qua tụ điện C. Tụ điện này phóng điện một cách nhanh chóng thông qua Q_D để tiến đến 0 V. Lúc $V_{o\,comp}$ đạt đến giá trị dương thì nó đưa Q_1 sang trạng thái đoản mạch ở bộ thiết áp 10 kΩ. Điều này làm giảm V_{ref} đến giá trị không vôn.

Khi C phóng điện tiến đến 0V, thì nó vận hành $V_{o\,ramp}$ một cách nhanh chóng hướng đến 0V, $V_{o\,ramp}$ giảm bên dưới V_{ref} làm cho $V_{o\,comp}$ tiến đến âm và ngắt Q_D. C bắt đầu phóng điện một cách tuyến tính và tạo nên một dạng sóng hình răng cưa mới.

2. Phân tích dạng sóng hình răng cưa.

Điện áp dốc tăng theo một tốc độ 1V / ms trong hình 6-8(b). Do đó, $V_{o\,comp}$ được biểu thị là âm. Lúc độ dốc cắt V_{ref} thì $V_{o\,comp}$ truy chụp đến dương để vận hành điện áp dốc một cách nhanh chóng hướng về 0 V. Khi Voramp truy chụp đến 0 V, thì đầu ra của bộ so sánh được cài đặt lại sang vùng bão hòa âm. Hoạt động Ramp được khái quát hóa trong hình 6-8(c).

3. Phương pháp thiết kế

Thời gian dành cho một chu kì sóng răng cưa có thể được tính như sau.

$$\text{time}(\text{of rise}) = \frac{\text{distance}(\text{of rise})}{\text{speed}(\text{of rise})} \qquad (6\text{-}9a)$$

$$\text{period}\, T = \frac{\text{Vref}}{E_i / R_i C} \qquad (6\text{-}9b)$$

Bởi vì tần số thì tỉ lệ nghịch với chu kì nên.

$$f = \left(\frac{1}{R_i C}\right)\frac{E_i}{V_{ref}} \qquad (6\text{-}9c)$$

4. Bộ biến đổi điện áp sang tần số

Có hai cách để thay đổi hoặc làm biến điệu tần số dao động ở hình 6-8. Từ phương trình (6-9c) ta thấy rằng tần số này tỉ lệ thuận với E_i và tỉ lệ nghịch với V_{ref}. Ưu điểm và khuyết điểm của mỗi một phương pháp sẽ được xem xét qua ví dụ.

Kiểu biến điệu tần số bởi V_{ref} có hai điểm bất lợi tương ứng với việc điều khiển tần số E_i. Trước tiên, biểu thức giữa điện áp và V_{ref} tần số ra không phải là tuyến tính. Thứ hai, điện áp đầu ra cực đại của sóng răng cưa không phải là hằng số bởi vì nó biến thiên trực tiếp theo V_{ref}

5. Biến điệu tần số và phím dịch chuyển tần số.

Ví dụ 6-9 và 6.10 chỉ cho ta một cách để đạt được sự biến điệu tần số (FM). Như vậy, nếu biên độ của E_i biến thiên thì tần số của bộ dao động răng cưa sẽ thay đổi hoặc bị biến điệu. Nếu E_i được ấn định giữa hai mức điện áp, thì bộ dao động sóng răng cưa thay đổi các tần số. Kiểu ứng dụng này được gọi là tạo phím dịch chuyển tần số (FSK)

và được dùng để truyền dữ liệu. Hai tần số được xác lập sẵn tương ứng với các trạng thái "0" và "1" (thường được gọi là khoảng trống và dấu) trong nhị phân.

6. Nhược điểm

Máy phát sóng hình tam giác ở mục 6-3 ít tốn kém và đáng tin cậy. Tuy nhiên chúng có hai nhược điểm. Tốc độ tăng và sự giảm của sóng tam giác không bằng nhau. Cũng vậy, các giá trị cực đại của các đầu ra cả sóng tam giác lẫn sóng hình vuông đều không bằng nhau bởi vì độ lớn của $+V_{sat}$ *và* $-V_{sat}$ *không bằng nhau.*


Trong phần kế tiếp chúng ta thay thế một AD630 cho bộ so sánh. Điều này cho chúng ta sự tương đương của các điện áp ± trong sóng hình vuông bằng nhau một cách chính xác các giá trị cực đại ± của điện áp sóng hình tam giác cũng bằng nhau. Một khi chúng ta đã có một máy phát sóng hình tam giác chính xác, ta sẽ sử dụng nó để vận hành một máy phát hàm lượng giác mới tạo nên một máy phát sóng hình sin chính xác.

Topic 5


BALANCED MODULATOR/ DEMODULATOR, THE AD630

1. Introduction

The AD630 is an advanced integrated circuit. It has 20 pins, which allows this versatile switched voltage gain IC to act as a modulator, demodulator, phase detector, and multiplexer, as well as perform other signal conditioning tasks. We connect the AD630, as in Fig. 6-9(a), as a controlled switched gain (+1 or -1) amplifier. This particular application will be examined by discussing the role performed by the dominant terminals.



(a) The AD630 is wired as a switch gain amplifier



(b) Output and input waveshapes.

FIGURE 6-9 Operation of the AD630 balanced modulator/demodulator as a switched gain amplifier. (a) Wiring for switched gains of + 1 or -1; (b) carrier V_c selects gains of + 1 or -1 for input V_{ref}. Output V_o is equal to precisely V_{ref} or - V_{ref}.

2. Input and Output Terminals

The input signal V_{ref} is connected to modulation pins 16 and 17 in Fig. 6-9, and thus to the inputs of two amplifiers, A and B. The gain of A is programmed for -1 and B for +1 by shorting terminals (1) 13 to 14, (2) 15 to 19 to 20, (3) 16 to 17, and (4) grounding pin 1.

The carrier input terminal, pin 9 (in this application), determines which amplifier, A or B, is connected to the output terminal. If pin 9 is above the voltage at pin 10 (ground), amplifier B is selected. Voltage at output pin 13 then equals V_{ref} times (+1).

If pin 9 voltage is below ground (negative), amplifier A is selected and output pin 13 equals V_{ref} times (-1). (Note that in

communication circuits, V_{ref} is called the analog data or signal voltage, V_c is called a chopper or carrier voltage, and V_o is the modulated output. That is, the amplitude of the low-frequency signal voltage is impressed upon the higherfrequency carrier wave-hence the names selected for the AD630's input and output terminals.)

3. Input-Output Waveforms

V_{ref} is a dc voltage of 5.0 V in Fig. 6-9(b). V_c is a 100-Hz square wave with peak amplitudes that must exceed ± 1 mV. Output voltage V_o is shown in Fig. 6-9(b) to switch synchronously with V_c from + V_{ref} to - V_{ref}, and vice versa. We are going to replace the unpredictable ± V_{sat} of the 301 comparator in Fig. 6-6 with precisely + or - V_{ref}. Moreover, V_{ref} can be adjusted easily to any required value. As shown in the next section, V_{ref} will set the positive and negative peak values of both triangle-wave and square-wave generators.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Input and Output Terminals: *Các cực vào và ra*
- Input-Output Waveforms: *Các dạng sóng đầu vào - đầu ra*

Translate the sections 1, 2 into Vietnamese - *Bài dịch các phần 1, 2*

1. Giới thiệu

AD630 là một mạch tích hợp cao cấp. Có 20 pin, cho phép IC có độ lợi điện áp hoán chuyển đa năng hoạt động là một bộ biến điệu, khử biến điệu, bộ dò tìm pha, và bộ đa lộ, cũng như hoạt động cho các tác vụ điều hòa tín hiệu

khác. Chúng ta nối kết AD630, như trong hình 6-9(a) là một bộ khuếch đại có độ lợi hoán chuyển được điều khiển (+1 hoặc -1). Ứng dụng đặc biệt này sẽ được xem xét bằng cách thảo luận vai trò mà các cực chủ yếu thực hiện.

2. Các cực vào và ra

Tín hiệu vào V_{ref} được nối với các pin 16 và 17 biến điệu trong hình 6-9 do đó đối với các đầu vào của hai bộ khuếch đại A và B. Độ lợi của A được lập trình dùng cho -1 và B dùng cho +1 bằng cách rút ngắn các cực (1) 13 sang 14, (2) 15 sang 19 sang 20, (3) 16 sang 17, và (4) tiếp đất pin 1.

Cực đầu vào tải, pin 9 (trong ứng dụng này) xác định loại bộ khuếch đại nào A hoặc B, phải được nối kết vào cực đầu ra. Nếu pin 9 nằm bên trên điện áp, pin 10 (tiếp đất), thì bộ khuếch đại B được chọn. Điện áp tại đầu ra pin 13 phải bằng với V_{ref} nhân với (+1).

Nếu điện áp pin 9 nằm bên dưới đất (âm), thì bộ khếch đại A được chọn và pin đầu ra 13 bằng V_{ref} nhân với (-1). (Lưu ý rằng các mạch giao tiếp V_{ref} được gọi là dữ liệu tương tự hoặc điện áp tín hiệu, V_C được gọi là điện áp tải và V_o là đầu ra được biến điệu. Có nghĩa rằng biên độ của điện áp tín hiệu có tần số thấp được nén trên sóng mang có tần số cao hơn ở đây tên được chọn dành cho các cực đầu vào và đầu ra của AD630.

Topic 6

PRECISION TRIANGLE/SQUARE-WAVE GENERATOR

1. Circuit Operation

Only six parts plus a voltage source, V_{ref}, make up the versatile precision triangle- and squarewave generator in Fig. 6-10(a). Circuit operation is explained by referencing the waveshapes in Fig. 6-10(b). We begin at time zero. Square-wave output V_{os}. begins at $-V_{ref}$ or -5 V This forces the triangle wave V_{ot} to go positive from a starting point of $-V_{ref} = -5$ V During this time, pin 9 is below ground to select an AD630 gain of - 1 and holds V_{os} at -5 V

At time T/2 = 0.5 ms, V_{ot} reaches +5 V, where pin 9 is driven-slightly positive to select an AD630 gain of + 1. This snaps V_{os} to V_{ref} = +5 V. V_{os} then drives V_{ot}, negative. When V_{ot} reaches -5 V, pin 9 goes negative at T = 1.0 ms and snaps V_{os} negative to -5 V. This completes one cycle of oscillation and begins another.

2. Frequency of Oscillation

The easiest way to find the frequency of oscillation is to begin with the rate of rise of the triangle wave, V_{ot}/t, in volts per second. The rate of rise of the triangle wave, from 0 to 0.5 ms in Fig. 6-10(b), is found from

$$\frac{V_{ot}}{t} = \frac{V_{ref}}{R_i C} \qquad (6\text{-}10)$$

The time t for a half-cycle is T/2, and during this time, V_{ot} changes by $2V_{ref}$. Substituting these for t and V_{ot} into Eq. (6-

10), we obtain

$$\frac{2V_{ref}}{T/2} = \frac{V_{ref}}{R_iC} \quad (6\text{-}11)$$

and solve for both period T and frequency of oscillation f

$$T = 4R_iC \text{ và } f = \frac{1}{T} = \frac{1}{4R_iC} \quad (6\text{-}12)$$

Note that V_{ref} cancels out in Eqs. (6-11) and (6-12). This is a very important advantage. The peak output voltages of both square- and triangle-wave signals are set by + V_{ref}. As V_{ref} is adjusted, the frequency of oscillation does not change.




FIGURE 6-10 The precision triangle/square-wave oscillator in (a) has the output waveshapes in (b). V_{ref} should be buffered for a low-impedance source voltage. (a) Precision triangle/square-wave oscillator (compare with Fig. 6-6). V_{ref} must be a low-impedance source. V_{ref} sets the ± peak values and R_i adjusts the frequency. (b) Square- and triangular-wave output waveshapes.




FIGURE 6-10 (continued)

EXAMPLE 6-11

Make a triangle/square-wave generator that has peak voltages of ± 5 V and oscillates at a frequency of 1.0 kHz.

Solution Choose V_{ref} = 5.0 V. For low impedance, V_{ref} should be the output of an op amp. Arbitrarily choose C = 0.01μF. From Eq. (6-12),

$$R_i = \frac{1}{4fC} = \frac{1}{4(1000)(0.01\mu F)} = 25.0k\Omega$$

For a fine adjustment of the output frequency, make R_i from a 22-kΩ resistor in series with a 5- or 10-kΩ variable resistor.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Circuit Operation: *Hoạt động của mạch*
- Frequency of Oscillation: *Tần số dao động*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

1. Hoạt động của mạch.

Chỉ có sáu phần cộng với một nguồn điện áp V_{ref} tạo nên một máy phát sóng hình tam giác và hình vuông chính xác như trong hình 6-10(a). Hoạt động của mạch được giải thích bằng cách tham khảo các dạng sóng trong hình 6-10(b). Chúng ta bắt đầu tại thời điểm zero. Đầu ra của sóng hình vuông V_{os} bắt đầu tại $-V_{ref}$ hoặc tại -5 V. Điều này thúc đẩy sóng hình tam giác V_{ot} phải tiến về phía dương từ điểm bắt đầu $-V_{ref}$=-5 V. Trong suốt thời gian này, pin 9 nằm dưới đất để chọn được một độ lợi của AD630 bằng -1 và giữ V_{os} tại giá trị bằng -5V.

Tại thời điểm T/2 = 0.5 ms, V_{ot} đạt đến giá trị +5V, trong khi pin 9 được vận hành hơi dương để chọn một độ lợi +1 cho AD630. Điều này truy chụp V_{os} đến V_{ref} = +5V. V_{os} sau đó vận hành V_{ot} âm. Lúc V_{ot} đạt đến giá trị - 5V, thì pin 9 âm tại T=1.0 ms và truy chụp V_{os} âm đến giá trị - 5V. Điều này là hoàn tất một chu kì dao động và bắt đầu chu kì khác.

2. Tần số dao động.

Một cách dễ dàng nhất để tìm tần số dao động đó là bắt đầu tốc độ tăng của sóng tam giác, V_{ot}/t tính theo đơn vị vôn trên giây. Tốc độ tăng của sóng tam giác từ 0 cho đến

0.5 ms trong hình 6-10(b), được tìm từ công thức.

$$\frac{V_{ot}}{t} = \frac{V_{ref}}{R_i C} \qquad (6\text{-}10)$$

Thời gian t dành cho một nửa chu kì là T/2, và trong suốt thời gian này, V_{ot} thay đổi một lượng 2 V_{ref} Bằng cách so sánh giá trị dành cho t và V_{ot} vào phương trình 6-10 ta tìm được.

$$\frac{2V_{ref}}{T/2} = \frac{V_{ref}}{R_i C} \qquad (6\text{-}11)$$

Để tìm chu kì T và tần số dao động f:

$$T = 4R_iC \text{ và } f = \frac{1}{T} = \frac{1}{4R_iC} \qquad (6\text{-}12)$$

Lưu ý rằng V_{ref} bị triệt tiêu trong các phương trình (6-11) và (6-12). Đây là một ưu điểm rất quan trọng. Các điện áp đầu ra cực đại của cả hai tín hiệu sóng hình vuông và hình tam giác đều được xác lập bởi $+V_{ref}$ Khi V_{ref} được điều chỉnh thì tần số dao động không thay đổi.

Topic 7

SINE-WAVE GENERATION SURVEY

Commercial function generators produce triangular, square, and sinusoidal signals whose frequency and amplitude can be changed by the user. To obtain a sine-wave output, the triangle wave is passed through a shaping network made of carefully selected resistors and diodes (see Fig. 7-19). The sine waves thus produced are reasonably good. However, there is inevitably some distortion, particularly at the peaks of the sine wave. Another solution is to use an IC function generator chip such as MAXIM's MAX038, which is capable of producing sine, square, and triangle waveforms from 1 Hz to 20 MHz.

When an application requires a single-frequency sine wave, conventional oscillators use phase-shifting techniques that usually employ (1) two RC tuning networks, and (2) complex amplitude limiting circuitry. To minimize distortion, the limit circuit must usually be custom-adjusted for each oscillator. The frequency of this oscillator is difficult to vary because two RC networks must be varied and their values must track within ±1%.

Waveforms may also be generated by using the AD630 with a universal trigonometric function generator, the AD639. The AD630 has already been used to generate a precision triangle wave whose frequency and amplitudes are precise and easy to adjust. We will connect the triangle-wave output V_{ot} of Fig. 6-10(a) to an AD639 universal trigonometric function generator. The resulting circuit will have the best qualities of a precision sine-wave generator whose frequency will be easily adjustable.

COMPREHENSION - ĐỌC HIỂU

Bài dịch

Các máy phát sóng có chức năng thương mại tạo ra các dạng sóng hình sin, hình vuông và hình tam giác mà tần số và biên độ của nó có thể được người dùng thay đổi. Để tìm một đầu ra sóng hình sin thì sóng tam giác phải được truyền qua một mạng tạo hình bao gồm các điện trở và các điốt được chọn lựa một cách cẩn thận (xem hình7-19). Các dạng sóng hình sin được tạo ra như thế thật hợp lí. Tuy nhiên vẫn còn có một vài sự biến dạng đặc biệt tại các đỉnh của sóng hình sin. Một giải pháp khác đó là sử dụng một chip của máy phát chức năng IC chẳng hạn như MAXIM MAX038, có khả năng tạo các dạng sóng hình sin, hình vuông và hình tam giác từ 1 Hz cho đến 20 MHz.

Lúc một ứng dụng yêu cầu cần phải có một dạng sóng hình sin một tần số, thì các bộ dao động quy ước sử dụng các kĩ thuật lệch pha vốn thường triển khai (1) hai mạng kênh chỉnh RC, và (2) mạch giới hạn biên độ phức tạp. Để cực tiểu hóa sự biến dạng, mạch giới hạn phải được điều chỉnh một cách tùy ý cho mỗi một bộ dao động. Tần số của bộ dao động này thường khó biến thiên bởi vì hai mạng RC phải biến thiên và giá trị của chúng phải xê dịch trong phạm vi ± 1%.

Các dạng sóng cũng có thể tạo ra bằng cách sử dụng AD630 với một máy tạo hàm lượng giác đa năng AD639. AD630 đã được dùng để tạo ra một dạng sóng hình tam giác chính xác mà tần số và biên độ thật chính xác đồng thời dễ điều chỉnh. Chúng ta sẽ nối đầu ra sóng tam giác V_{ot} của hình 6-10(a) với một máy tạo hàm lượng giác đa năng AD639. Mạch kết quả sẽ có chất lượng tối ưu của một máy tạo sóng hình sin chính xác mà tần số sẽ được dễ dàng điều chỉnh

Topic 8

UNIVERSAL TRIGONOMETRIC FUNCTION GENERATOR, THE AD639

1. Introduction

The AD639 is a state-of-the-art trigonometric function generator. It will perform all trigonometric functions in real time, including sin, cos, tan, cosec, sec, and cotan. When a calculator performs a trig function, the operator punches in a number corresponding to the number of angular degrees and punches SIN. The calculator pauses, then displays a number indicating the sine of the angle. That is, a number for angle θ is entered and the calculator produces a number for $\sin\theta$.

The AD639 accepts an input voltage that represents the angle. It is called the angle voltage, V_{ang}. For the AD639, the angle voltage is found from

$$V_{ang} = \left(\frac{20\text{mV}}{1^0}\right)\theta = \left(\frac{1V}{50^0}\right)\theta \qquad (6\text{-}13)$$

Four input terminals are available. However, we shall look at only the single active input that generates sin functions. The output voltage will equal $\sin\theta$ or $10\sin\theta$, depending how the internal gain control is pin programmed.

2. Sine Function Operation

The AD639 is wired to output $V_o = 1\sin\theta$ in Fig. 6-11. There are four input terminals: 1, 2, 7, and 8. Wired as shown, the chip performs a sine function. Pins 3, 4, and 10 control gain.

Normally, 3 and 4 are grounded so that pin 10 can activate the internal gain control. A gain of 1 results when pin 10 is wired to - V_s or pin 9. Wire pin 10 to + V_s or pin 16 and obtain a gain of + 10. Then $V_o = 10 \sin \theta$. Pin 6 is a precision 1.80-V reference voltage that corresponds to an angle voltage of 90^0 (see Eq. (6-13)). We analyze sine function operation by an example.




FIGURE 6-11 The AD639 is pin-programmed in (a) to act as a sine function generator. Each ±20 mV of input angle voltage corresponds to an input angle of $\theta = \pm 1^0$. Output V_o equals 1 X sin θ. (a) The AD639A is pin-programmed to output the sine of the angle voltage; (b) output voltage V_o equals the sine of θ if θ is represented by an angle voltage of 20 mV per angular degree.




FIGURE 6-11 (Continued)

EXAMPLE 6-12

Calculate the required input angle voltage and resultant output voltage for angles of (a) ±45°; (b) ±90°; (c) ±225°; (d) ±405°.

Solution From Eq. (6-13) and Fig. 6-11,

(a) $V_{ang} = \left(\frac{20\,\text{mV}}{1^0}\right)(\pm 45^0) = \pm 0.90V, V_0 = 1\sin(\pm 45^0) = \pm 0.70V.$

(b) $V_{ang} = \left(\frac{20\,\text{mV}}{1^0}\right)(\pm 90^0) = \pm 1.80V, V_0 = 1\sin(\pm 90^0) = \pm 1.0V.$

(c) $V_{ang} = \left(\frac{20\,\text{mV}}{1^0}\right)(\pm 225^0) = \pm 4.50V, V_0 = 1\sin(\pm 225^0) = \pm 0.707V.$

(d) $V_{ang} = \left(\frac{20\,\text{mV}}{1^0}\right)(\pm 405^0) = \pm 8.10V, V_0 = 1\sin(\pm 405^0) = \pm 0.707V.$

Example 6-12 clearly illustrates that the AD639, remarkable as it is, cannot output the sine of, for example, 36,000°. This would require an angle voltage of 720 V. The normal

± 15-V supply limits the guaranteed usable input angle to ±500°, or ± 10.000 V. We extend the results of Example 6-12 to summarize briefly the performance of the sine function generator in Table 6-1 and Fig. 6-11(b).

In Fig. 6-11(b), V_o is plotted against both V_{ang} and θ. A study of this figure shows that if V_{ang} could be varied linearly by a triangle wave, V_o would vary sinusoidally. Further, if the frequency of the triangle wave could be varied easily, the sine-wave frequency could easily be tuned, adjusted, or varied. We pursue this observation in the next section.

COMPREHENSION - ĐỌC HIỂU

Translate the section 1,2 into Vietnamese - *Bài dịch các phần 1, 2*

1. Giới thiệu

AD639 là một máy phát hàm lượng giác. Nó sẽ thực hiện tất cả hàm lượng giác trong thời gian thực bao gồm hàm sin, hàm cos, hàm tan, hàm cosec, hàm sec, và hàm cotan. Lúc một máy tính thực hiện một hàm lượng giác, thì người thao tác nhấn vào một con số tương ứng với số độ và nhấn vào SIN. Máy tính tạm ngưng rồi màn hình hiển thị một con số chỉ cho biết sin của góc đó. Điều đó có nghĩa rằng một con số dành cho góc θ được nhập vào và máy tính tạo ra một số dành cho sin θ.

AD639 chấp nhận một điện áp đầu vào và biểu thị góc. Nó được gọi là điện áp góc V_{ang}. Đối với AD639 thì điện áp góc được tìm từ công thức.

2. Hoạt động của hàm sin.

AD639 được quấn vào đầu ra $V_0 = 1 \sin \theta$ trong hình 6-11. Có bốn cực đầu vào: 1, 2, 7, và 8. Được quấn dây như minh

họa trong hình, chip thực hiện một hàm sin. Các pin mang 3, 4, và 10 điều khiển độ lợi. Bình thường thì 3 và 4 được tiếp đất để pin 10 có thể kích hoạt chức năng điều khiển độ lợi bên trong. Độ lợi bằng 1 cho ta kết quả lúc pin 10 được quấn vào -V_s hoặc pin 9. Quấn pin 10 vào +V_s hoặc pin 16 và tìm độ lợi bằng +10. Sau đó $V_0 = 10 \sin\theta$. Pin 6 là điện áp tham chiếu chính xác 1.80V tương ứng với điện áp góc 90^0 (xem phương trình (6-13)). Chúng ta phân hoạt động của hàm sin theo ví dụ sau đây.

Ví dụ 6-12 minh họa một cách rõ ràng rằng AD639 không thể xuất kết quả hàm sin 36.000^0. Điều này yêu cầu phải có một điện áp góc 720V. Các giới hạn nguồn điện ± 15V bình thường sẽ hạn chế góc đầu vào lên đến $\pm 500^0$ hoặc ±10.000V. Chúng ta mở rộng kết quả của ví dụ 6-12 để khái quát hóa hoạt động cơ bản của máy phát hàm sin trong bảng 6-1 và hình 6-11(b).

Trong hình 6-11(b), V_0 được vẽ dựa trên cả V_{ang} và θ. Nghiên cứu về hình này cho thấy rằng nếu V_{ang} có thể biến thiên tuyến tính theo dạng sóng hình tam giác thì V_0 sẽ biến thiên dưới dạng hình sin. Chuyên sâu hơn nữa, nếu tần số của sóng hình tam giác có thể biến thiên một cách dễ dàng thì tần số của sóng hình sin cũng có thể dễ dàng được kênh chỉnh hoặc được biến đổi. Chúng ta sẽ đào sâu phần khảo sát này trong phần kế tiếp.

Topic 9

PRECISION SINE-WAVE GENERATOR

1. Circuit Operation

Connect the precision triangle-wave oscillator in Fig. 6-10 to the sine function generator in Fig. 6-11 to construct the precision sine-wave generator in Fig. 6-12. As a bonus, we also have precision triangle-wave and square-wave outputs. The 1.80-V reference voltage of the AD639 is connected to modulation inputs 16 and 17 of the AD630 modulator (Fig. 6-9). Circuit operation is now examined by reference to Fig. 6-12.

TABLE 6-1 AD639 Sine Functions[a]

Input		Output (V)	
θ (angular degrees)	Angle voltage, V_{ang} (V)	$V_o = 1 \sin \theta$ (wire pin 10 to 9)	$V_o = 10 \sin \theta$ (wire pin 10 to 16)
0	0.00	0.000	0.000
±45	±0.90	±0.707	±7.07
±90	±1.80	±1.000	±10.07
±135	±2.70	±0.707	±7.07
±180	±3.60	0.000	0.000
±225	±4.50	±0.707	±7.07
±270	±5.40	±1.000	±10.00
±315	±6.30	±0.707	±7.07
±360	±7.20	0.000	0.00
±405	±8.10	±0.707	±7.07
±450	±9.00	±1.000	±10.00
±495	±9.90	±0.707	±7.07
±500	±10.00	±0.643	±6.43

[a] Connect terminal 10 to 9 to pin program $V_o = \sin \theta$; or connect pin 10 to 16 to pin program $V_o = 10 \sin \theta$. Input angle voltage $V_{ang} = (20 \text{ mV}/1°\text{C})\ \theta$.


Triangle-wave rise time, 0 to T/2 iq Fig. 6-12(b)

1. AD630
   a. Pin 13 is at - V_{ref} = -1.8 V, causing
   b. Pin 9 to select gain = -1 to hold 13 at -1.8 V and
   c. Op amp output voltage to ramp up.
2. Op amp
   a. Pin 6 ramps from - V_{ref} = -1.8 V toward + V_{ref} = 1.8 V to
   b. Hold pin 9 of the AD630 negative and
   c. Drive input 1 of the AD639 with an angle voltage linearly from -1.8 to 1.8 V.
3. AD639
   a. Pin 1's input angle voltage corresponds to an input angle that varies linearly from -90^0 to +90^0.
   b. Pin 13 outputs V_o = 10 sin θ from -10 to + 10 V.

When op amp pin 6 reaches + 1.8 V, pin 9 of the AD630 goes positive to select a gain of + 1. Its output, in 13, snaps to + 1.8 V This begins the fall time.

Triangle-wave fall time, T/2 to T in Fig. 6-12(b)

1. AD630: Causes the triangle wave to ramp down from + 1.8 V to -1.8 V. At -1.8 V, gain is switched to - 1 and a new cycle begins.
2. Op amp: Applies an angle voltage to input pin 1 of the AD639 that varies linearly from + 1.8 to -1.8 V
3. AD639: Its input angle voltage corresponds to an input angle of θ = +90^0 to -90^0. Pin 13 outputs a sine wave that varies from + 10 to -10 V



(a) Precision sine-wave generator circuit.




FIGURE 6-12 Frequency of the precision sine-square-triangle-wave generator in (a) can be easily changed by adjusting R_i. Output waveshapes are shown in (b). Their amplitudes are independent of frequency.

2. Frequency of Oscillation

The frequency of oscillation, f, is determined by R_i, C, and the op amp in Fig. 6-12(a) from

$$f = \frac{1}{4R_iC} \qquad (6\text{-}14)$$

Peak amplitudes of the triangle wave and square wave are precisely equal to ± 1.8 V.The sine wave has peak amplitude of ± 10 V and is synchronized to the triangle wave (for the ±1-V peak, change the AD639 pin 10 connection to - V_s.

EXAMPLE 6-13

Let C = 0.025 µF in Fig. 6-12(a) (two 0.05-µF capacitors in series). How does frequency change as R_i is changed from 10 kΩ to 100 kΩ.

Solution From Eq. (6-14), .

$$f = \frac{1}{4(10\text{k}\Omega)(0.05\mu\text{F})} = 1\text{kHz}$$

$$f = \frac{1}{4(100\text{k}\Omega)(0.05\mu\text{F})} = 100\text{kHz}$$

Example 6-13 shows the overwhelming superiority of this multiwave generator. Frequency is tuned easily and with precision. Although we have used the AD639 to generate a sine wave, this chip is a universal trigonometric function generator and could be rewired to produce other trigonometric waveforms.

3. High-Frequency Waveform Generator

Maxim's MAC038 is a 20-pin, high-frequency, precision function generator whose frequency can be controlled over a wide

range from 0.1 Hz to 20 MHz. It can produce sine, triangle, or square waves at outputs that are selected by an appropriate code at two (transistor-transistor logic) TTL-compatible select inputs. It can also produce sawtooth or pulse outputs as well as a synchronizing output.

Applications for this versatile chip include function or FSK generation, VCOs (voltage controlled oscillator), frequency modulators, and synthesizers, as well as pulse-width modulation.

COMPREHENSION - ĐỌC HIỂU

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

1. Hoạt động mạch

Nối kết bộ dao động sóng tam giác chính xác trong hình 6-10 và máy phát hàm hình sin trong hình 6-11 để cấu tạo nên một máy phát sóng hình sin chính xác trong hình 6-12. Chúng ta cũng có các đầu ra dạng sóng hình vuông và sóng hình tam giác. Điện áp tham chiếu 1.80V của AD639 được nối với các đầu vào biến điệu 16 và 17 của bộ biến điệu AD630 (hình 6-9). Hoạt động của mạch điện bây giờ được xem xét bằng cách tham khảo hình 6-12.

Thời gian tăng sóng hình tam giác, 0 đến T/ 2 trong hình 6-12(b).

1. *AD630*
   a. *Pin 13 nằm tại -V_{ref} = -1.8V, bằng cách tạo ra.*
   b. *Pin 9 để chọn độ lợi = -1 để giữ 13 tại -1.8V và*
   c. *Điện áp đầu ra op amp để có độ dốc hướng lên.*
2. *Op amp*

- a. *Pin 6 tăng từ* $-V_{ref} = -1.8V$ *hướng đến* $+V_{ref} = 1.8V$.
- b. *Giữ pin 9 của AD630 âm và*
- c. *Vận hành đầu vào 1 của AD639 với một điện áp góc tuyến tính từ -1.8 đến 1.8V.*

3. *AD639*

- a. *Điện áp góc đầu vào của pin 1 tương ứng với một góc đầu vào biến thiên tuyến tính từ* -90^0 *đến* $+90^0$.
- b. *Các đầu ra pin 13* $V_0 = 10 \sin \theta$ *từ -10 đến +10V.*

Lúc pin 6 op amp đạt đến +1.8V, thì pin 9 của AD630 tiến về phía dương để chọn độ lợi +1. Đầu ra của nó trong 13, truy chụp đến +1.8V. Ở đây bắt đầu thời gian giảm.

Thời gian giảm của dạng sóng hình tam giác, T/ 2 đến T trong hình 6-12(b)

1. *AD630: Làm cho sóng hình tam giác dốc ngược xuống từ +1.8V đến -1.8V. Tại -1.8V, độ lợi được hoán chuyển sang -1 và một chu kì mới bắt đầu.*
2. Op amp: *Áp dụng một điện áp vuông vào đầu vào pin 1 của AD639 biến thiên theo tuyến tính từ +1.8 đến - 1.8V.*
3. AD639: *Điện áp vuông đầu vào của nó tương ứng với một góc đầu vào q =* $+90^0$ *đến* -90^0. *Pin 13 cho ra một sóng hình sin thay biến thiên từ +10 đến -10V.*

2. Tần số dao động

Tần số dao động, f, tần số được xác định bởi R_i, *C và op amp trong hình 6-12(a) từ*

$$f = \frac{1}{4R_iC} \qquad (6\text{-}14)$$

Biên độ cực đại của sóng tam giác và sóng vuông ± 1.8V.

Dạng sóng hình sin có biên độ cực đại của ± 10V và đối xứng với sóng tam giác (với biên độ ± 1-V, thay đổi AD639 pin 10 nối kết với $-V_s$).

Ví dụ 6-13 cho thấy tính ưu việt của bộ tạo ba sóng. Tần số thường được tinh chỉnh một cách dễ dàng và có độ chính xác cao. Mặc dù chúng ta đã dùng AD639 để tạo nên một sóng hình sin, nhưng chip này lại là một máy phát hàm lượng giác đa năng và có thể được cuốn lại để tạo nên các dạng sóng hình lượng giác khác.

3. Máy phát sóng tần số cao

MAC038 của Maxim là một máy tạo chức năng chính xác tần số cao 20 pin mà tần số của nó được điều khiển trên một miệng rộng lớn từ 0.1 Hz đến 20 MHz. Nó có thể tạo nên các sóng hình sin, hình tam giác, hoặc hình vuông tại các đầu ra vốn được chọn lọc bởi một mã phù hợp tại hai đầu vào chọn lựa tương thích TTL (transistor logic-transistor). Nó cũng có thể tạo nên sóng răng cưa hoặc các đầu ra xung cũng như các đầu ra đồng bộ.

Các ứng dụng của loại chip đa dạng này bao gồm chức năng của việc tạo FSK, VCOs (bộ dao động điều khiển điện áp), bộ biến điệu tần số, bộ tổng hợp, cũng như bộ biến điệu độ rộng xung.

Topic 10

PSPICE SIMULATION OF SIGNAL GENERATOR CIRCUITS

In this section, we will use PSpice to model and simulate the performance of four signal generator circuits studied in this chapter: the free-running multivibrator, the one-shot multivibrator, the bipolar triangle-wave generator, and the unipolar triangle-wave generator.

1. Free-Running Multivibrator

Refer to Fig. 6-1 and create the PSpice model of the circuit. Set the resistor and capacitor values as given in Examples 6-1 and 6-2. Use the 741 op amp if you are using the evaluation software package of PSpice. Obtain a plot of V_c and V_o versus time. For the circuit to begin oscillating in a simulation it is necessary to provide a sudden impulse at the beginning of the simulation. This stimulus can be generated by using two pulse sources instead of two dc sources to power the op amp. The pulse width will be set to a much longer time interval than the period of oscillation and will have a fast rise time to simulate suddenly applying power to the circuit. To begin, place the following parts in the work area.

Draw => Get New Part

Part	Number	Library
=> uA741	1	eval.slb
=> VPULSE	2	source.slb
=> R	3	analog.slb
=> C	1	analog.slb
=> GLOBAL	4	port.slb
=> AGND	4	port.slb




FIGURE 6-13 PSpice model of the free-running multivibrator.

(Note: We are using VPULSE instead of VDC for the op amp supplies.) Arrange the parts and wire the circuit as shown in Fig. 6-1. Change the attributes of the parts as given in Examples 6-1 and 6-2. Set up each of the VPULSE attributes by double-clicking on the symbol. In the pop-up box, set the values for V_1 (minimum input voltage), V_2 (maximum input voltage), TD (time delay), TR (rise time), TF (fall time), PW (pulse width), and PER (period):

> **V1 =>0V => Save Attr**
> **V2 => 15V => Save Attr => Change Display => Both name and value**
> **TD => 0 => Save Attr**
> **TR => 0 => Save Attr**
> **TF => 1ns => Save Attr**
> **PW => 50s => Save Attr**
> **PER => 51s => Save Attr**

Each pulse attribute pop-up box is set up the same because the - V supply has been rotated 180 degrees, as we have done

with the dc supplies connected to pin 4 of other op amps. Double-click on the lead from the capacitor and label it Vc. Double-click on the lead from the output terminal of the op amp and label it Vo (see Fig. 6-13).

In order to obtain a plot of Vc and Vo versus time, we must initialize the transient menu.

Analysis => Setup => Select Transient

Click Transient => Print Step: => 0.2ms

=> Final Time: => 60ms

Save the circuit as a file with the .SCH extension. Run the simulation

Analysis => Simulate

In the Probe window, select

Trace => Add => V[Vc]

=> V[V_0]

Label the plots and obtain a printout as shown in Fig. 6-14.




FIGURE 6-14 Capacitor and output voltage waveforms generated from the PSpice model of Fig. 6-13.

2. One-Shot Multivibrator

Create the PSpice model of the one-shot multivibrator shown in Fig. 6-4. Use the 741 op amp if you are using the evaluation software package of PSpice. Obtain a plot of E_i and V_o versus time. Place the following parts in the work area.

Draw = > Qet New Part

Part	Number	Library
=> uA741	1	eval.slb
=> D1N4002	2	eval.slb
=> VPULSE	1	source.slb
=> VDC	2	source.slb
=> R	4	analog.slb
=> C	2	analog.slb
=> GLOBAL	4	port.slb
=> AGND	6	port.slb

Arrange the parts and wire the circuit as shown in Fig. 6-4. Change the attributes as given in Fig. 6-4, but set R2 = 2 kΩ [so that results closely approximate Eq. (6-4a)] and set VPULSE for a 10-V negative pulse with a pulse width of 0.1 ms. The pulse attributes are shown in Fig. 6-15. Double-click the VPULSE symbol and set the values accordingly. Double-click on the lead from VPULSE and label it E_i. Label the output of the op amp as Vo. See Fig. 6-15.

In order to obtain a plot of E; and Vo versus time, we must initialize the transient menu.

Analysis => Setup => Select Transient

Click **Transient => Print Step => 100us**

=> Final Time => 10ms

Save the circuit as a file with the .SCH extension. Run the simulation

Analysis => Simulate




FIGURE 6-15 PSpice model of a one-shot multivibrator.

In the Probe window, select

Trace => Add => V[Ei]

=> V[Vo]

Label the plots and obtain a printout as shown in Fig. 6-16.

3. Bipolar Triangle-Wave Generator

Create the PSpice model of the bipolar triangle-wave generator shown in Fig. 6-6. Use two 741 op amps. Obtain a plot of V_A and V_o versus time. Place the following parts in the work area.




FIGURE 6-16 Waveforms for the one-shot multivibrator modeled in PSpice in Fig. 6-15.

Draw => Get New Part

Part	Number	Library
=> uA741	2	eval.slb
=> VPULSE	2	source.slb
=> R	4	analog.slb
=> C	1	analog.slb
=> GLOBAL	6	port.slb
=> AGND	5	port.slb

Arrange the parts, change the attributes, and wire the circuit as shown in Fig. 6-6. The VPULSE attributes are set the same as they are in Section 6-10.1 (see Fig. 6-17).




FIGURE 6-17 Bipolar triangle-wave generator modeled in PSpice.

In order to obtain a plot of V_A and V_o versus time, set the transient menu.

Analysis => Setup => Select Transient

Click **Transient => Print Step => 0.01ms**

=> Final Time => 3ms

Save the circuit as a file with the .SCH extension. Run the simulation

Analysis => Simulate

In the Probe window, select

Trace => Add => V[VA]

=> V[V_o]

Label the plots and obtain a printout as shown in Fig. 6-18.

4. Unipolar Triangle-Wave Generator

Modify the PSpice model of Fig. 6-17 to create the unipolar triangle-wave generator shown in Fig. 6-7. From the PSpice parts list, obtain a 1N4002 diode and place it in series with pR (see Fig. 6-19). Save the circuit with the .SCH extension.




FIGURE 6-18 Waveforms generated from the bipolar triangle-wave generator shown in Fig. 6-17.

Follow the procedure given in Section 6-10.3 to obtain a plot of V_A and V_o (see Fig. 6-20).




FIGURE 6-19 Unipolar triangle-wave generator modeled in PSpice.




FIGURE 6-20 Waveforms V_A and V_o for the unipolar triangle-wave generator of Fig. 6-19.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Free-Running Multivibrator: *Bộ đa hài chạy tự do*
- One-Shot Multivibrator: *Bộ đa hài một nhịp*
- Bipolar Triangle-Wave Generator: *Máy tạo sóng tam giác lưỡng cực*
- Unipolar Triangle-Wave Generator: *Máy tạo sóng tam giác đơn cực*

Translate the sections 1, 2, 3, 4 into Vietnamese - *Bài dịch các phần 1, 2, 3, 4*

1. Bộ đa hài chạy tự do

Tham khảo hình 6-1 và tạo ra một mô hình Psice của mạch này. Xác lập các giá trị điện trở và tụ điện như được cho

trong ví dụ 6-1 và 6-2. Sử dụng op amp 741 nếu bạn đang sử dụng gói phần mềm lượng giác của Pspice. Hãy tìm đồ thị của V_C và V_0 biến thiên theo thời gian. Để cho mạch bắt đầu dao động trong một qui trình mô phỏng ta cần phải cung cấp một xung đột ngột tại đầu của bộ mô phỏng. Điều này có thể được tạo ra bằng cách sử dụng hai nguồn xung thay vì hai nguồn điện dc để tạo công suất cho op amp. Độ rộng xung sẽ được xác lập sang một mức thời gian lớn hơn nhiều so với chu kì dao động và sẽ có thời gian tăng nhanh để mô phỏng một cách đột ngột việc ứng dụng công suất vào mạch. Để bắt đầu, hãy đặt các phần sau đây vào trong vùng làm việc.

(Lưu ý: *Chúng ta đang sử dụng* ***VPULSE*** *thay vì* ***VDC*** *dành cho các nguồn op amp). Sắp xếp các phần và quấn mạch điện như minh họa trong hình 6-1. Thay đổi các thuộc tính của các phần được cho trong ví dụ 6-1 và 6-2. Xác lập mỗi một thuộc tính* ***VPULSE*** *là bằng cách nhấp đúp lên kí hiệu. Trong hộp bật ra, hãy xác lập các giá trị dành cho* ***V1*** *(điện áp đầu vào cực tiểu),* ***V2*** *(điện áp đầu vào cực đại),* ***TD*** *(thời gian trì hoãn),* ***TR*** *(thời gian tăng),* ***TF*** *(thời gian giảm),* ***PW*** *(bề rộng xung), và* ***PER*** *(chu kì).*

V1 =>0V => Save Attr

V2 => 15V => Save Attr => Change Display => Both name and value

TD => 0 => Save Attr

TR => 0 => Save Attr

TF => 1ns => Save Attr

PW => 50s => Save Attr

PER => 51s => Save Attr

Mỗi một hộp bật lên thuộc tính xung được xác lập giống hệt nhau bởi vì nguồn -V đã được quay 180 độ, khi chúng

ta thực hiện với các nguồn dc được nối với pin bốn của op amp khác. Nhấp đúp lên dây dẫn từ tụ điện và kí hiệu nó bằng Vc. Nhấp đúp lên dây dẫn từ cực đầu ra của op amp và kí hiệu nó là V_0 (xem hình 6-13).

Để tìm đồ thị của V_C và V_0 biến thiên theo thời gian, chúng ta phải khởi tạo menu chuyển tiếp transient.

Analysis => Setup => Select Transient

Click Transient => Print Step: => 0.2ms

=> Final Time: => 60ms

Lưu mạch dưới một file có phần mở rộng là .SCH. Chạy mô phỏng.

Analysis => Simulate

Trong cửa sổ Probe hãy chọn

Trace => Add => V[Vc]

=> V[V_0]

Ghi kí hiệu các đồ thị và hãy tìm một printout như minh họa trong hình 6-14.

2. Bộ đa hài một nhịp

Tạo mô hình Pspice của bộ đa hài một nhịp được minh họa trong hình 6-4. Sử dụng op amp 741 nếu bạn đang sử dụng một gói phần mềm lượng giác của Pspice. Tìm đồ thị của E_i và V_0 biến thiên theo t. Đặt các phần sau đây vào vùng làm việc.

Sắp xếp các phần và quấn mạch điện như minh họa trong hình 6-4. Thay đổi các thuộc tính được cho trong hình 6-4, nhưng xác lập $R_2 = 2\ k\Omega$[để kết quả gần xấp xỉ với phương trình 6-4(a)] và xác lập VPULSE dành cho một xung âm 10V với độ rộng xung là 0.1 ms. Các thuộc tính xung được minh họa trong hình 6-15. Nhấp đúp kí hiệu VPULSE rồi

cài đặt các giá trị tương ứng. Nhấp đúp lên đầu dây dẫn từ VPULSE và kí hiệu nó là E_i. Kí hiệu đầu ra của op amp là V_0. Xem hình 6-15.

Để tìm đồ thị của E_i và V_0 biến thiên theo t, chúng ta phải khởi tạo một menu chuyển tiếp transient.

Analysis => Setup => Select Transient

Click **Transient => Print Step => 100us**

=> Final Time => 10ms

Lưu mạch điện dưới một file với phần mở rộng là .SCH. Chạy chương trình mô phỏng.

Analysis => Simulate

Trong cửa sổ Probe, hãy chọn.

Trace => Add => V[E_i]

=> V[V_o]

Kí hiệu các đồ thị và tìm một printout như minh họa trong hình 6-16.

Máy tạo sóng tam giác lưỡng cực

Tạo một mô hình PSpice của máy phát sóng hình tam giác lưỡng cực như minh họa trong hình 6-6. Sử dụng hai op amp loại 741.Tìm đồ thị của V_A và V_0 biến thiên theo t. Đặt các phần sau đây vào vùng làm việc.

Phần	*Số*	*Thư viện*
=> uA741	2	eval.slb
=> VPULSE	2	source.slb
=> R	4	analog.slb
=> C	1	analog.slb
=> GLOBAL	6	port.slb
=> AGND	5	port.slb

Draw => Get New Part

Sắp xếp các phần, thay đổi thuộc tính và quấn mạch điện như minh họa trong hình 6-6. Các thuộc tính VPULSE được xác lập giống hệt như chúng có trong mục 6-10.1 (xem hình 6-17).

Để tìm đồ thị của V_A và V_0 biến thiên theo t, chúng ta hãy xác lập menu chuyển tiếp transient.

Analysis => Setup => Select Transient

*Click **Transient => Print Step => 0.01ms***

=> Final Time => 3ms

*Lưu mạch dưới một file với phần mở rộng là **.SCH**. Chạy chương trình mô phỏng.*

Analysis => Simulate

Trong cửa sổ Probe, hãy chọn

Trace => Add => V[VA]

=> V[V_o]

Kí hiệu đồ thị và tìm printout như minh họa trong hình 6-18.

4. Máy tạo sóng tam giác đơn cực.

Chỉnh sửa mô hình PSpice của hình 6-17 để tạo ra máy tạo sóng tam giác đơn cực như minh họa trong hình 6-7. Từ danh sách các phần PSpice, hãy tìm một điốt 1N4002 và đưa nó vào trong chuỗi với pR (xem hình 6-19). Lưu mạch với phần mở rộng là .SCH.

PROBLEMS

6-1. Make two drawings of a multivibrator circuit with $R_1 = 100\ k\Omega$, $R_2 = 86\ k\Omega L$, $R_f = 10\ k\Omega$, and $C = 0.01 \mu F$. Show the direction of current through C and calculate both VoT and V_{LT} for (a) $V_o = +V_{sat} = 15$ V; (b) $V_o = -V_{sat} = -15$ V.

6-2. Calculate the frequency of oscillation for the multivibrator circuit in Problem 6-1.

6-3. In Problem 6-1, if C is changed to 0.1 µF, do you expect the output frequency to oscillate at 500 Hz? (See Example 6-3.) What could you do to R_f to increase frequency to 1000 Hz?

6-4. The monostable multivibrator of Figs. 6-4 and 6-5 generates a negative output pulse in response to a negative-going input signal. How would you change these circuits to get a positive output pulse for a positive-going input edge?

6-5. Explain what is meant by monostable recovery time.

6-6. Sketch a one-shot multivibrator circuit whose output will deliver a negative pulse lasting 1 ms with a recovery time of about 0.1 ms.

6-7. Assume for simplicity that saturation voltages in the triangle-wave oscillator of Fig. 6-6 are ± 15 V, $R_i = R = 10\ k\Omega$, $C = 0.1\ \mu F$, and $pR = 50\ k\Omega$. Find the peak triangle-wave voltages and oscillating frequency.

6-8. Refer to the triangular-wave oscillator circuit of Fig. 6-6. What happens to peak output voltages and oscillating frequency if you (a) double pR only; (b) double R_i only; (c) double capacitor C only?

6-9. Change pR to 14 kΩ and C to 0.1 µF in the unipolar triangle-wave generator of Fig. 6-7. Find the resulting peak output voltage and frequency of oscillation. (See Example 6-7.)

LESSON
7

Op Amps with Diodes

LEARNING OBJECTIVES

Upon completing this chapter on op amps with diodes, you will be able to:

- ❑ Draw the circuit for a precision (or linear) half-wave rectifier.
- ❑ Show current flow and circuit voltages in a precision half-wave rectifier for either positive or negative inputs.
- ❑ Do the same for precision full-wave rectifiers.
- ❑ Sketch two types of precision full-wave rectifier circuits.
- ❑ Explain the operation of a peak detector circuit.
- ❑ Add one capacitor to a precision half-wave rectifier to make an ac-to-dc converter (mean-average-value) circuit.
- ❑ Explain the operation of dead-zone circuits.
- ❑ Draw the circuit for and explain the operation of precision clipper circuits.
- ❑ Name at least five application areas for precision rectifiers.
- ❑ Simulate op amp circuits with diodes using PSpice.


MỤC ĐÍCH YÊU CẦU VÀ BỐ CỤC

Sau khi hoàn thành chương các op amp với các điốt bạn sẽ có thể:


- *Vẽ mạch dùng cho một bộ chỉnh lưu nửa sóng (hoặc tuyến tính) chính xác.*
- *Biểu thị cường độ dòng điện và điện áp của mạch trong một bộ chỉnh lưu nửa chu kì dành cho các đầu vào dương hoặc âm.*
- *Thực hiện hai công việc trên đây đối với bộ chỉnh lưu cả chu kì chính xác.*
- *Vẽ hai kiểu mạch chỉnh lưu cả chu kì chính xác.*
- *Giải thích hoạt động của một mạch dò tìm đỉnh.*
- *Bổ sung một tụ điện vào một bộ chỉnh lưu nửa chu kì chính xác để tạo nên một bộ biến đổi mạch ac sang dc (giá trị trung bình).*
- *Giải thích hoạt động của các mạch vùng chết (dead-zone).*
- *Vẽ mạch và giải thích hoạt động của các mạch clipper chính xác (mạch lật).*
- *Nêu tên ít nhất là năm lĩnh vực ứng dụng đối với các bộ chỉnh lưu chính xác.*
- *Tạo mô phỏng các mạch op amp với các điốt bằng cách sử dụng Pspice.*

INTRODUCTION

The major limitation of ordinary silicon diodes is that they cannot rectify voltages below 0.6 V. For example, Fig. 7-1(a) shows that V_o does not respond to positive inputs below 0.6V in a half-wave rectifier built with an ordinary silicon diode. Figure 7-1(b) shows the waveforms for a half-wave rectifier built with an ideal diode. An output voltage occurs for all positive input voltages, even those below 0.6 V. A circuit that acts like an ideal diode can be designed using an op amp and two ordinary diodes. The result is a powerful circuit capable of rectifying input signals of only a few millivolts.



(a) Real diodes cannot rectify small ac voltages because of the diode's 0.6 V voltage drop.



(b) A linear or precision half-wave rectifier circuit precisely rectifies any ac signal regardless of amplitude and acts as an ideal diode.

FIGURE 7-1 The ordinary silicon diode requires about 0.6 V of forward bias in order to conduct. Therefore, it cannot rectify small ac voltages. A precision half-wave rectifier circuit overcomes this limitation.

The low cost of this equivalent ideal diode circuit allows it to be used routinely for many applications. They can be grouped loosely into the following classifications: linear half-wave rectifiers and precision full-wave rectifiers.

1. *Linear half-wave rectifiers.* The linear half-wave rectifier circuit delivers an output that depends on the magnitude *and polarity* of the input voltage. It will be shown that the linear half-wave rectifier circuit can be modified to perform a variety of signal-processing applications. The linear half-wave rectifier is also called a *precision half-wave rectifier* and acts as an ideal diode.
2. *Precision full-wave rectifiers.* The precision full-wave rectifier circuit delivers an output proportional to the magnitude but *not* the polarity of the input. For example, the output can be positive at 2 V for inputs of

either +2 V or -2 V. Since the absolute value of +2 V and -2 V is equal to +2 V, the precision full-wave rectifier is also called an *absolute-value circuit.*

Applications for both linear half-wave and precision full-wave rectifiers includes:

1. Detection of amplitude-modulated signals
2. Dead-zone circuits
3. Precision bound circuits or *clippers*
4. Current switches
5. Waveshapers
6. Peak-value indicators
7. Sample-and-hold circuits
8. Absolute-value circuits
9. Averaging circuits
10. Signal polarity detectors
11. Ac-to-dc converters

The functions listed are often necessary to condition signals before they are applied to an input of a microcontroller.

Topic 1

LINEAR HALF-WAVE RECTIFIERS


1. Introduction

Linear half-wave rectifier circuits transmit only one-half cycle of a signal and eliminate the other by *bounding* the output to 0 V. The input half-cycle that is-transmitted can be either inverted or noninverted. It can also experience gain or attenuation, or remain unchanged in magnitude, depending on the choice of resistors and placement of diodes in the op amp circuit.


2. Inverting Linear Half-Wave Rectifier, Positive Output

The inverting amplifier is converted into an ideal (linear precision) half-wave rectifier by adding two diodes as shown in Fig. 7-2. When E_i is positive in Fig. 7-2(a), diode D_1 conducts, causing the op amp's output voltage, V_{OA}, to go negative by one diode drop ($\simeq 0.6$ V). This forces diode D_2 to be reverse biased. The circuit's output voltage V_o equals zero because input current I flows through D_1. For all practical purposes, no current flows through R_f and therefore $V_o = 0$.

Note the load is modeled by a resistor R_L and must always be resistive. If the load is a capacitor, inductor, voltage, or current source, then V_o will not equal zero.



(a) Output Vo is bound at 0 V for all positive input voltages.




(b) Output V_o is positive and equal to the magnitude of E_i for all negative inputs.

FIGURE 7-2 Two diodes convert an inverting amplifier into a positiveoutput, inverting, linear (ideal) half-wave rectifier. Output V_o is positive and equal to the magnitude of E_i for negative inputs, and V_o equals 0 V for all positive inputs. Diodes are 1N914 or 1N4154.

In Fig. 7-2(b), negative input E_i forces the op amp output V_{OA} to go positive. This causes D_2 to conduct. The circuit then

acts like an inverter, since $R_f = R_i$ and $V_o = -(-E) = +E_i$. Since the (-) input is at ground potential, diode D_1 is reverse biased. Input current is set by E_i/R_i and gain by $-R_f/R_i$. Remember that this gain equation applies only for negative inputs, and V_o can only be positive or zero.

Circuit operation is summarized by the waveshapes in Fig. 7-3. V_o can only go positive in a linear response to negative inputs. The most important property of this linear half-wave rectifier will now be examined. An ordinary silicon diode or even a hot-carrier diode requires a few tenths of volts to become forward biased. Any signal voltage below this threshold voltage cannot be rectified. However, by connecting the diode in the feedback loop of an op amp, the threshold voltage of the diode is essentially eliminated. For example, in Fig. 7-2(b) let E_i be a low voltage of -0.1 V. E_i and R_i convert this low voltage to a current that is conducted through D_2. V_{OA} goes to whatever voltage is required to supply the necessary diode drop plus the voltage drop across R_f. Thus millivolts of input voltage can be rectified, since the diode's forward bias is supplied automatically by the negative feedback action of the op amp.







FIGURE 7-3 Input, output, and transfer characteristics of a positiveoutput, ideal, inverting half-wave rectifier.


Finally, observe the waveshape of op amp output V_{OA} in Fig. 7-3. When E_i crosses 0 V (going negative), V_{OA} jumps quickly from -0.6 V to +0.6 V as it switches from supplying the drop for D_2 to supplying the drop for D_1. This jump can be monitored by a differentiator to indicate the zero crossing. During the jump time the op amp operates open loop.

3. Inverting Linear Half-Wave Rectifier, Negative Output

The diodes in Fig. 7-2 can be reversed as shown in Fig. 7-4. Now only positive input signals are transmitted and inverted. The output voltage V_o equals 0 V for all negative inputs. Circuit operation is summarized by the plot of V_o and V_{OA} versus E_i in Fig. 7-4(b).



(a) Inverting linear half-wave rectifier: negative output.




(b) Transfer charateristic V_o vs. E_i


FIGURE 7-4 Reversing the diodes in Fig. 7-2 gives an inverting linear half-wave rectifier. This circuit transmits and inverts only positive input signals.

4. Signal Polarity Separator

The circuit of Fig. 7-5 is an expansion of the circuits in Figs. 7-2 and 7-4. When E_i is positive in Fig. 7-5(a), diode D_1 conducts and an output is obtained only on output V_{O1}. V_{O2} is bound at 0 V When E_i is negative, D_2 conducts, $V_{O2} = -(-E_i) = +E_i$, and V_{O1}, is bound at 0 V This circuit's operation is summarized by the waveshapes in Fig. 7-6.



(a) When E_i is positive, V_{O1}, is negative and V_{O2} is bound at 0 V.



(b) When E_i is negative, V_{O1} = 0 V and V_{O2} goes positive.

FIGURE 7-5 This circuit inverts and separates the polarities of input signal E_i. A positive output at V_{O2} indicates that E_i *is* negative, and a negative output at V_{O1} indicates that E_i is positive. These outputs should be buffered.




FIGURE 7-6 Input and output voltages for the polarity separator of Fig. 7-5.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *Giới thiệu*
- Inverting Linear Half-Wave Rectifier, Positive Output: *Bộ chỉnh lưu nửa chu kì tuyến tính đảo mạch, đầu ra dương.*

- Inverting Linear Half-Wave Rectifier, Negative Output: *Bộ chỉnh lưu nửa chu kì tuyến tính đảo mạch, đầu ra âm*
- Signal Polarity Separator: *Bộ phân chia cực tín hiệu.*

Translate the sections 1, 2, 3, 4 into Vietnamese - *Bài dịch các phần 1, 2, 3, 4*

CHỈNH LƯU NỬA CHU KÌ TUYẾN TÍNH

1. Giới thiệu.

Mạch chỉnh lưu nửa chu kì tuyến tính chỉ truyền một nửa chu kì của tín hiệu và loại bỏ nửa chu kì kia bằng cách tạo biên cho đầu ra sang 0 V. Nửa chu kì tín hiệu vào có thể được truyền và có thể được biến đổi hoặc không thể được biến đổi. Nó cũng có thể có độ lợi hoặc vẫn giữ không thay đổi độ lớn phụ thuộc vào sự chọn lựa điện trở và vị trí của các điốt trong mạch op amp.

2 . Bộ chỉnh lưu nửa chu kì tuyến tính đảo mạch, đầu ra dương.

Bộ khuếch đại đảo mạch được biến đổi thành một bộ chỉnh lưu nửa chu kì lý tưởng (độ chính xác tuyến tính) bằng cách bổ sung thêm hai điốt như minh họa trong hình 7-2. Lúc E_i dương trong hình 7-2(a), điốt D_1 dẫn điện, làm cho điện áp đầu ra của op amp là V_{OA} đi vào trạng thái âm bằng một độ sụt giảm điện áp trên điốt (gần bằng 0.6V). Điều này cưỡng bức điốt D_2 phải là thiên áp đảo. Điện áp đầu ra của mạch V_0 phải bằng không bởi vì cường độ dòng điện vào I truyền qua D_1. Đối với tất cả mục đích thực tiễn, thì không có dòng điện nào truyền qua R_f do đó $V_0 = 0$.

Lưu ý tải mà mô hình là một điện trở R_L nó phải luôn luôn có trở kháng. Nếu tải là một tụ điện, một cuộn cảm, điện áp, hoặc nguồn dòng điện, thì V_0 sẽ không bằng không.

Trong hình 7-2(b), đầu vào âm E_i thúc đẩy đầu ra của op amp là V_{0A} phải dương. Điều này làm cho D_2 dẫn điện. Sau đó mạch hoạt động y hệt như một bộ đảo mạch, bởi vì $R_f = R_i$ và $V_0 = -(-E_i) = +E_i$. Bởi vì đầu vào (-) nằm tại điện thế của đất cho nên điốt D_1 là thiên áp đảo. Dòng điện vào được xác lập bởi E_i/R_i và độ lợi được xác lập bởi $-R_f/R_i$. Hãy nhớ rằng phương trình độ lợi này chỉ ứng dụng cho các đầu vào âm và V_0 chỉ có thể là dương hoặc bằng không.

Hoạt động của mạch được khái quát hóa bởi các dạng sóng trong hình 7-3. V_0 chỉ có thể tiến đến dương trong đáp tuyến tương ứng với các đầu vào âm. Đặc điểm quan trọng nhất của bộ chỉnh lưu nửa chu kì tuyến tính sẽ được xem xét ngay bây giờ. Điốt silicon bình thường hoặc thậm chí một điốt tải nóng yêu cầu khoảng vài phần mười vôn có thể trở thành thiên áp thuận. Bất cứ điện áp tín hiệu nào nằm bên dưới điện áp ngưỡng này cũng không thể được chỉnh lưu. Tuy nhiên, bằng cách nối kết điốt trong vòng hồi tiếp của một op amp, điện áp ngưỡng của điốt về mặt cơ bản bị loại bỏ, ví dụ trong hình 7-2(b) đặt E_i là một điện áp thấp khoảng chừng -0.1V. E_i và R_i biến đổi điện áp thấp này sang một cường độ dòng điện được dẫn sang D_2. V_{0A} tiến đến giá trị điện áp cần thiết để cung cấp độ sụt áp điốt cần thiết cộng với độ sụt áp giữa hai đầu R_f. Như vậy các milivôn của điện áp đầu vào có thể được chỉnh lưu bởi vì thiên áp thuận của điốt được cung cấp một cách tự động bằng hoạt động hồi tiếp âm của op amp.

Sau cùng, cần quan sát dạng sóng của đầu ra op amp V_{0A} trong hình 7-3. Lúc E_i cắt 0 V (tiến đến miền âm), thì V_{0A} nhảy một cách nhanh chóng từ -0.6V đến +0.6V. Sự nhảy bậc này có thể được giám sát bởi một bộ vi sai để chỉ cho

biết chỗ cắt không. Trong suốt thời gian nhảy op amp hoạt động làm một vòng lặp mở.

3. Bộ chỉnh lưu nửa chu kì tuyến tính đảo mạch, đầu ra âm.

Các điốt trong hình 7-2 có thể được đảo mạch như trong hình 7-4. Bây giờ các tín hiệu đầu vào dương được truyền và được đảo ngược. Điện áp đầu ra V_0 bằng 0 V ứng với tất cả các đầu vào âm. Hoạt động của mạch được khái quát hóa bởi đồ thị của V_0 và V_{0A} biến thiên theo E_i trong hình 7-4(b).

4. Bộ phân chia cực tín hiệu.

Mạch ở hình 7-5 là phần mở rộng của các mạch trong hình 7-2 và 7-4. Lúc E_i là dương như trong hình 7-5(a), thì điốt D_1 dẫn điện và một đầu ra chỉ được tìm trên đầu ra V_{O1}. V_{O2} bị buộc ở giá trị 0 V. Lúc E_i âm, thì D_2 dẫn điện, $V_{O2} = -(-E_i) = +E_i$ và V_{O1} bị buộc tại giá trị 0 V. Hoạt động của mạch này được khái quát hóa bởi các dạng sóng trong hình 7-6.

Topic 2

PRECISION RECTIFIERS: THE ABSOLUTE-VALUE CIRCUIT

1. Introduction

The precision full-wave rectifier transmits one polarity of the input signal and inverts the other. Thus both half-cycles of an alternating voltage are transmitted but are converted to a single polarity of the circuit's output. The precision full-wave rectifier can rectify input voltages with millivolt amplitudes.

This type of circuit is useful to prepare signals for multiplication, averaging, or demodulation. The characteristics of an ideal precision rectifier are shown in Fig. 7-7.

The precision rectifier is also called an *absolute-value* circuit. The absolute value of a number (or voltage) is equal to its magnitude regardless of sign. For example, the absolute values of $|+2|$ and $|-2|$ are +2. The symbol $|\ |$ means "absolute value of." Figure 7-7 shows that the output equals the absolute value of the input. In a precision rectifier circuit the output is either negative or positive, depending on how the diodes are installed.





FIGURE 7-7 The precision full-wave rectifier fully rectifies input voltages, including those with values less than a diode threshold voltage.

2. Types of Precision Full-Wave Rectifiers


Three types of precision rectifiers will be presented. The first is inexpensive because it uses two op amps, two diodes, and five *equal* resistors. Unfortunately, it does not have high in-

put resistance, so a second type is given that does have high input resistance but requires resistors that are precisely proportioned but not all equal. Neither type has a summing node at virtual ground potential, so a third type will be presented in Section 7-4.2 to allow averaging.


Full-wave precision rectifier with equal resistors. The first type of precision full-wave rectifier or absolute-value circuit is shown in Fig. 7-8. This circuit uses equal resistors and has an input resistance equal to R. Figure 7-8(a) shows current direc-tions and voltage polarities for positive input signals. Diode D_p conducts so that both op amps, A and B, act as inverters, and $V_o = +E_i$.



(a) For positive inputs D_p conducts; op amps A and B act as inverting amplifiers.




(b) For negative inputs, D_N conducts.




(c) Waveshapes.

FIGURE 7-8 Absolute-value circuit or precision full-wave rectifier, $V_O=|E_i|$.

Figure 7-8(b) shows that for negative input voltages, diode D_N conducts. Input current I divides as shown, so that op amp B acts as an inverter. Thus output voltage V_o is positive for either polarity of input E_i and V_o is equal to the absolute value of E_i.



(a) Voltage levels for positive inputs: $V_o = +E_i$ for all positive E_i.



(b) Voltage levels for negative inputs: $V_o = (-E_i) = |E_i|$.

FIGURE 7-9 Precision full-wave rectifier with high input impedance. $R = 10$ kΩ, $2R = 20$kΩ .

The waveshapes in Fig. 7-8(c) show that V_o is always of positive polarity and equal to the absolute value of the input voltage. To obtain negative outputs for either polarity of E_i, simply reverse the diodes.

High-impedance precision full-wave rectifier. The second type of precision rectifier is shown in Fig. 7-9. The input signal is connected to the noninverting op amp inputs to obtain high input impedance. Figure 7-9(a) shows what happens for positive inputs. E_i and R_i set the current through diode D_p. The (-) inputs of both op amps are at a potential equal to E_i so that no current flows through R_2, R_3, and R_4. Therefore, $V_o = E_i$ for all positive input voltages.

When E_i goes negative in Fig. 7-9(b), E_i and R_1, set the current through both R_1, and R_2 to turn on diode D_N. Since $R_1 = R_2 = R$, the anode of D_N goes to $2E_i$ or $2(-E_i) = -4$ V The (-)

input of op amp B is at $-E_i$. The voltage drop across R_3 *is* $2E_i - E_i$ *or* $(-4\ V)\ (-2) = -2$ V. This voltage drop and R_3 establishes a current I_3 through both R_3 and R_4 equal to the input current I. Consequently, V_o is ositive when E_i is negative. Thus V_o is always positive despite the polarity of E_i *so* $V_o = |E_i|$.

The waveshapes for this circuit are the same as in Fig. 7-8(c). Note that the maximum value of E_i is limited by the negative saturation voltage of the op amps.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *Giới thiệu*
- Types of Precision Full-Wave Rectifiers: *Các kiểu của bộ chỉnh lưu cả chu kỳ chính xác*

Translate the sections 1, 2, into Vietnamese - *Bài dịch các phần 1, 2*

BỘ CHỈNH LƯU CHÍNH XÁC: MẠCH GIÁ TRỊ TUYỆT ĐỐI.

1. Giới thiệu

Bộ chỉnh lưu các chu kì chính xác thể hiện một cực của tín hiệu vào và biến đổi nó sang cực kia. Như thế thì cả hai nửa chu kì của một điện áp xoay chiều sẽ được truyền nhưng được biến đổi sang một cực của đầu ra mạch. Bộ chỉnh lưu cả chu kì chính xác có thể chỉnh lưu các điện áp đầu vào với biên độ milivôn.

Kiểu mạch này hữu dụng để chuẩn bị các tín hiệu cho phép nhân, phép lấy trung bình, hoặc biến điệu. Các đặc trưng của một bộ chỉnh lưu chính xác lý tưởng được minh họa trong hình 7-7.

Bộ chỉnh lưu chính xác cũng còn gọi là một mạch giá trị tuyệt đối. Giá trị tuyệt đối của một con số (hoặc điện áp) thì bằng với độ lớn của nó bất kể dấu. Ví dụ, giá trị tuyệt đối của |+2| và |-2| là +2. Kí hiệu | | có nghĩa là "giá trị tuyệt đối của". Hình 7-7 cho thấy rằng đầu ra tương đương với giá trị tuyệt đối của đầu vào. Trong một mạch chỉnh lưu chính xác thì đầu ra âm hoặc dương phụ thuộc vào cách các điốt được lắp đặt.

2. Các kiểu của bộ chỉnh lưu cả chu kỳ chính xác

Có 3 kiểu chỉnh bộ lưu chính xác được trình bày ở đây. Kiểu đầu tiên ít tốn kém bởi vì nó sử dụng 2 Op Amsp, 2 diode và 5 điện trở bằng nhau. Không may, nó không có điện trở đầu vào cao, vì thế một kiểu thứ hai phải được cung cấp nó có điện trở đầu vào cao nhưng yêu cầu các điện trở phải tỷ lệ một cách chính xác nhưng không được bằng nhau. Không có kiểu nào có nút tổng tại điện áp đất ảo. Vì thế mà kiểu thứ ba phải được giới thiệu trong phần 7.4.2 để cho phép hoạt động.

Bộ chỉnh lưu chính xác cả chu kỳ với các điện trở bằng nhau. *Kiểu bộ chỉnh lưu cả chu kỳ chính xác đầu tiên hoặc mạch giá trị tuyệt đối được minh hoạ trong hình 7.8. Mạch này được sử dụng các điện trở bằng nhau có một điện trở đầu vào bằng R. Hình 7.8 a biểu thị các kiểu của cường độ dòng điện và các cực điện áp dành cho các tín hiệu đầu vào dương. Diode D_p dẫn điện cả hai Op Amp A và B được hoạt động làm các bộ đảo mạch và $V_0 = +E_i$*

Hình 7.8 b cho thấy rằng ứng với các điện áp đầu vào âm, diode D_N dẫn điện. Cường độ dòng điện đầu I được phân chia như minh hoạ để Op Amp B hoạt động làm một bộ đảo mạch. Như thế điện áp đầu ra V_0 là dương ứng với mỗi một cực của đầu vào E_i và V_0 bằng với giá trị tuyệt đối của E_i.

Các dạng sóng trong hình 7.8c cho thấy rằng V_o luôn luôn ở cực dương và bằng với giá trị tuyệt đối của điện áp đầu vào. Để tìm các đầu ra ứng với mỗi một cực của E_i, đơn giản ta chỉ cần đảo ngược các diode.

***Bộ chỉnh lưu cả chu kỳ có độ chính xác và tổng trở cao:** Kiểu chỉnh lưu chính xác thứ hai được minh họa trong hình 7.9. Tín hiệu đầu vào được nối với các đầu vào của bộ khuếch đại không đảo mạch để tìm tổng trở đầu vào cao. Hình 7.9a cho thấy những gì xảy ra ứng với các đầu vào dương. E_i và R_i xác lập cường độ dòng điện truyền qua diode D_P. Các đầu vào (-) của cả hai Op Amp đều nằm tại điện áp bằng với E_i để không có dòng điện qua R_2, R_3 và R_4. Do đó, $V_o = E_i$ ứng với tất cả điện áp đầu vào dương. Lúc E_i tiến đến giá trị âm trong hình 7.9b, E_i và R_i xác lập dòng điện truyền qua cả R_1 và R_2 để mở diode D_N. Bởi vì $R_1 = R_2 = R$, cho nên anode của D_N tiến đến giá trị $2E_i$ hoặc 2(-E_i) = -4V. Đầu vào (-) của Op Amp B nằm tại giá trị -E_i. Độ sụt áp giữa hai đầu R_3 là $2E_i - E_i$ hoặc (-4V) -(-2) = -2V. Độ sụt áp này và R_3 xác lập một dòng điện I_3 truyền qua R_3 và R_4 bằng cường độ dòng điện vào I. Kết quả là V_o dương lúc E_i âm. Như thế V_0 luôn luôn dương bất kể cực của E_i vì $V_o = |E_i|$.*

Các dạng sóng dành cho mạch này giống hệt như các dạng sóng trong hình 7.8c. Lưu ý rằng, giá trị cực đại của E_i bị hạn chế bởi điện áp bão hoà âm của các Op Amp.

Topic 3

PEAK DETECTORS


In addition to rectifying a signal precisely, diodes and op amps can be interconnected to build a peak detector circuit. This circuit follows the voltage peaks of a signal and stores the highest value (almost indefinitely) on a capacitor. If a higher peak signal value comes along, this new value is stored. The highest peak voltage is stored until the capacitor is discharged by a mechanical or electronic switch. This peak detector circuit is also called a *follow-and-hold* circuit or *peak follower.* We shall also see that reversing two diodes changes this circuit from a peak to a *valley follower.*

1. Positive Peak Follower and Hold


The peak follower-and-hold circuit is shown in Fig. 7-10. It consists of two op amps, two diodes, a resistor, a hold capacitor, and a reset switch. Op amp A is a precision half-wave rectifier that charges C only when input voltage E_i exceeds capacitor voltage V_c. Op amp B is a voltage follower whose output signal is equal to V_c. The follower's high input impedance does not allow the capacitor to discharge appreciably.

To analyze circuit operation, let us begin with Fig. 7-10(a). When E_i exceeds V_c, diode D_P is forward biased to charge hold capacitor C. As long as E_i is greater than V_c, C charges toward E_i. Consequently, V_c follows E_i as long as E_i exceeds V_c. When E_i drops below V_c, diode D_N turns on as shown in Fig. 7-10(b). Diode D_P turns off and disconnects C from the

output of op amp A. Diode D_p must be a low-leakage-type diode or the capacitor voltage will discharge (droop). To minimize droop, op amp B should require small input bias currents (see Lesson 9). For that reason op amp B should be a metaloxide-semiconductor (MOS) or bipolar-field-effect (BiFET) op amp.



(a) When E_i exceeds V_C, C is charged toward E_i via D_P.



(b) When E_i is less than V_C, C holds its voltage at the highest previous value of E_i.

FIGURE 7-10 Positive peak follower-and-hold or peak detector circuit. Op amps are BIFETs (or the OP-177 can be used for most applications).

Figure 7-11 shows an example of voltage waveshapes for a positive voltage follower-and-hold circuit. To reset the hold capacitor voltage to zero, connect a discharge path across it with a 2kΩ resistor.




FIGURE 7-11 Waveshapes for the positive detector of Fig. 7-10(a).

2. Negative Peak Follower and Hold

When it is desired to hold the lowest or most negative voltage of a signal, reverse both diodes in Fig. 7-10. For bipolar or negative input signals, V_o will store the most negative voltage. It may be desired to monitor a positive voltage and catch any negative dips of short duration. Simply connect a wire from V_c to the positive voltage to be monitored to load C with an equal positive voltage. Then when the monitored voltage drops and recovers, V_c will follow the drop and store the lowest value.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Positive Peak Follower and Hold: *Mạch của bộ lặp lại và bộ giữ dương*
- Negative Peak Follower and Hold: *Mạch của bộ lặp lại và giữ đỉnh âm*

Translate the sections 1, 2 into Vietnamese - *Bài dịch các phần 1, 2*

CÁC BỘ DÒ TÌM ĐỈNH

Bên cạnh việc khuếch đại một tín hiệu một cách chính xác, các diode và các Op Amp có thể được nối kết để cấu tạo nên một mạch của bộ dò tìm đỉnh. Mạch này theo dõi các đỉnh điện áp của một tín hiệu và lưu trữ giá trị cao nhất trên một tụ điện. Nếu giá trị tín hiệu đỉnh cao hơn xuất hiện thì giá trị mới này được lưu trữ. Điện áp đỉnh cao nhất được lưu trữ cho đến khi điện áp phóng điện bởi một công tắc điện tử hoặc công tắc cơ. Mạch của bộ dò tìm đỉnh còn được gọi là một mạch theo dõi và giữ hoặc một bộ lặp lại đỉnh. Chúng ta cũng sẽ thấy rằng việc đảo nghịch hai diode sẽ làm thay đổi mạch này từ đỉnh này sang một bộ lặp lại thung lũng.

1. Mạch của bộ lặp lại và bộ giữ dương

Mạch của bộ lặp lại và giữ đỉnh được minh họa trong hình 7.10. Nó bao gồm 2 Op Amp, 2 diode và 1 điện trở, và một công tắc Reset. Op Amp A là một bộ khuếch đại nửa chu kỳ chính xác vốn tích điện C chỉ lúc đầu vào E_i vượt quá điện áp V_C của tụ điện. Op Amp B là một bộ lặp lại điện áp mà

tín hiệu đầu ra của nó bằng với Vc. Tổng trở đầu vào cao của bộ lặp lại không cho phép tụ điện phóng điện.

Để phân tích hoạt động của mạch chúng ta hãy bắt đầu bằng hình 7.10a. Lúc E_i vượt quá V_C thì diode D_P là thiên áp thuận để tích điện cho tụ điện C. Khi E_i lớn hơn V_C thì C lại tích điện thuận cho E_i. Kết quả là V_C lặp lại E_i khi E_i vượt quá V_C. Lúc E_i giảm dưới V_C, thì diode D_N lại mở như minh hoạ trong hình 7.10(b). Diode D_P ngắt và huỷ nối kết C khỏi đầu ra của Op Amp A. Diode D_P phải là một diode kiểu rò rỉ thấp hoặc điện áp tụ điện sẽ phải phóng điện. Để cực tiểu hoá phần phóng điện, Op Amp B sẽ yêu cầu các điện áp tại các dòng điện thiên áp đầu vào nhỏ (xem bài 9). Vì lý do đó mà Op Amp B sẽ phải là một chất bán dẫn oxide kim loại (MOS) hoặc Op Amp hiệu ứng trường lưỡng cực (BiFET).

Hình 7.11 nêu lên một ví dụ về các dạng sóng điện áp dành cho mạch của bộ lặp lại và giữ điện áp dương. Để cài đặt lại điện áp tụ điện giữ sang giá trị 0, hãy nối kết một đường dẫn phóng điện ngang qua nó với điện trở bằng 2kΩ.

2. Mạch của bộ lặp lại và giữ đỉnh âm

Lúc cần phải giữ điện áp âm nhất hoặc thấp nhất của một tín hiệu, chỉ cần đảo ngược các diode trong hình 7.10. Đối với các tín hiệu đầu vào âm hoặc lưỡng cực, V_0 sẽ lưu trữ điện áp âm nhất. Ngoài ra cần phải giám sát một điện áp dương, đơn giản chỉ cần nối kết một dây từ V_C cho đến điện áp dương, phải được giám sát nối tải C đang có điện áp dương bằng giá trị trên đây. Sau đó, lúc điện áp được giám sát giảm và phục hồi, V_C giảm và lưu trữ giá trị thấp nhất.

Topic 4


AC-TO-DC CONVERTER

1. AC-to-DC Conversion or MAV Circuit


In this section we show how to design and build an op amp circuit that computes the average value of a rectified ac voltage. This type of circuit is called an ac-to-dc converter. Since a full-wave rectifier circuit is also known as an absolute-value circuit and since an average value is also called a mean value, the ac-to-dc converter is also referred to as a *mean-absolute-value* (MAV) circuit.

To see how the MAV circuit is useful, refer to Fig. 7-12. Sine, triangle, and square waves are shown with equal maximum (peak) values. Therefore, a peak detector could not distinguish between them. The positive and negative half-cycles are equal for each particular wave. Therefore, the average value of each signal is zero, so you could not distinguish one from another with an averaging circuit or device such, as a dc voltmeter. However, the MAV of each voltage is different (see Fig. 7-12).


The MAV of a voltage wave is approximately equal to its rms value. Thus an inexpensive MAV circuit can be used as a substitute for a more expensive rms calculating circuit.



(a) MAV of a sine wave.



(b) MAV of a triangle wave.




(c) MAV of a square wave.


FIGURE 7-12 Mean absolute value of alternating sine, triangular, and square waves.

2. Precision Rectifier with Grounded Summing Inputs

To construct an ac-to-dc converter, we begin with the precision rectifier or absolute-value amplifier of Fig. 7-13. For positive inputs in Fig. 7-13(a), op amp A inverts E_i. Op amp B sums the output of A and E_i to give a circuit output of $V_o = E_i$. For negative inputs as shown in Fig. 7-13(b), op amp B inverts $-E_i$ and the circuit output V_o is $+E_i$. Thus the circuit output V_o is positive and equal to the rectified or absolute value of the input.



(a) For positive inputs, op amp A inverts E_i; op amp B is an inverting adder, so $V_o = E_i$.



(b) For negative inputs, the output of A is rectified to 0; op amp B inverts E_i, so $V_o = +E_i$.

FIGURE 7-13 This absolute-value amplifier has both summing nodes at ground potential during either polarity of input voltage. R = 20 kΩ.

3. AC-to-DC Converter

A large-value low-leakage capacitor (10-μF tantalum) is added to the absolute-value circuit of Fig. 7-13. The resultant circuit is the MAV amplifier or ac-to-dc converter shown in Fig. 7-14. Capacitor C does the averaging of the rectified output of op amp B. It takes about 50 to 500 cycles of input voltage before the capacitor voltage settles down to its final reading. If the waveshapes of Fig. 7-12 are applied to the ac-to-dc converter, its output will be the MAV of each input signal.




FIGURE 7-14 Add one capacitor to the absolute-value amplifier of Fig. 7-13 to get this ac-to-dc converter or mean-absolute-value amplifier.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- AC-to-DC Conversion or MAV Circuit: *Sự biến đổi ac sang dc của mạch MAV*

- Precision Rectifier with Grounded Summing Inputs: *Mạch của bộ chỉnh lưu chính xác với các đầu vào tổng được tiếp đất*
- AC-to-DC Converter: *Bộ biến đổi ac sang dc*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

BỘ BIẾN ĐỔI AC SANG DC

1. Sự biến đổi AC sang DC của mạch MAV

Phần này chúng ta sẽ tìm cách thiết kế và cấu tạo của một Op Amp để tính toán giá trị trung bình của một điện áp ac đã được chỉnh lưu. Kiểu mạch này được gọi là một máy biến đổi từ ac sang dc. Bởi vì một mạch của bộ khuếch đại cả chu kỳ còn được gọi là một mạch giá trị tuyệt đối và bởi vì một giá trị trung bình còn được gọi là một giá trị bình quân, cho nên sự biến đổi ac sang dc còn được gọi là một mạch giá trị tuyệt đối (MAV).

Để xem tính hữu dụng của mạch MAV, ta phải tham khảo hình 7.12. Các dạng sóng hình sine, hình tam giác, và hình vuông được minh họa với các giá trị cực đại bằng nhau. Do đó, các bộ dò tìm có thể không phân biệt giữa chúng. Nửa chu kỳ dương và âm đều bằng nhau ứng với mỗi một loại sóng. Do đó, giá trị trung bình của mỗi tín hiệu bằng 0, vì thế bạn không thể phân biệt chúng với nhau bằng cách dùng một mạch trung bình hoặc một thiết bị chẳng hạn như vôn kế dc. Tuy nhiên, MAV ứng với một điện áp thì lại khác hẳn (xem hình 7.12)

MAV của một sóng điện áp chỉ gần bằng giá trị hiệu dụng của nó (rms). Như thế một mạch MAV không tốn kém có thể dùng để thay thế cho mạch rms đắt tiền hơn..

2. Mạch của bộ chỉnh lưu chính xác với các đầu vào tổng được tiếp đất.

Để cấu tạo của một bộ biến đổi ac sang dc, chúng ta bắt đầu với một bộ chỉnh lưu chính xác hoặc một bộ khuếch đại giá trị tuyệt đối của hình 7.13. Đối với các đầu vào dương trong hình 7.13a, Op Amp A đảo ngược E_i. Op Amp B tính tổng các đầu ra của A và E_i để cho ra các đầu ra của mạch $V_0 = E_i$. Đối với các đầu vào âm như minh hoạ trong hình 7.13b, Op Amp B đảo ngược $-E_i$ và đầu ra mạch của V_0 là $+E_i$. Như thế đầu ra mạch của V_0 dương bằng với giá trị tuyệt đối và giá trị đã được chỉnh lưu của đầu vào.

3. Bộ biến đổi AC sang DC

Một tụ điện có độ rò rỉ thấp, giá trị cao (10 μF) được bổ sung vào mạch của giá trị tuyệt đối ở hình 7.13. Mạch tổng cộng là một bộ khuếch đại MAV, một bộ biến đổi từ ac sang dc như được minh hoạ trong hình 7.14. Tụ điện C không phải là mạch trung bình của đầu ra của chỉnh lưu của Op Amp B. Nó nhận khoảng chừng 50 cho đến 500 chu kỳ của điện áp vào trước khi điện áp tụ điện được xác lập xuống chỉ số đọc sau cùng. Nếu các dạng hình sóng ở hình 7.12 được đưa vào bộ biến đổi ac sang dc thì đầu ra của nó sẽ là MAV ứng với mỗi một tín hiệu vào.

Topic 5


DEAD-ZONE CIRCUITS

1. Introduction


Comparator circuits tell if a signal is below or above a particular reference voltage. In contrast with the comparator, a dead-zone circuit tells by *how much* a signal is below or above a reference voltage.

2. Dead-Zone Circuit with Negative Output


Analysis of a dead-zone circuit begins with the circuit of Fig. 7-15. A convenient regulated supply voltage + V and resistor *mR* establish a reference voltage V_{ref}. V_{ref} is found from the equation $V_{ref} = +V/m$. As will be shown, the *negative* of V_{ref}, $-V_{ref}$, will establish the dead zone. In Fig. 7-15(a), current I is determined by +V and resistor *mR* at $I = +V/mR$.



(a) $V_{ref} = +V/m$; V_{OA} and V_{OB} equal 0 for all positive values of E_i and all negative values of E_i above (or more positive than) $-V_{ref}$



(b) When E is negative and below - V_{ref}, V_{OA} goes positive to a value of $-(E_i + V_{ref})$ and V_{OB} goes negative to $E_i + V_{ref}$



(c) Waveshapes for (a) and (b).

FIGURE 7-15 The dead-zone circuit output V_{OB} eliminates all portions of the signal above - V_{ref} where $V_{ref} = +V/m$.

Diode D_N will conduct for all positive values of E_i, clamping V_{OA} and V_{OB} to 0 V. Therefore, all positive inputs are eliminated from affecting the output. In order to get any output at V_{OA}, E_i must go negative, as shown in Fig. 7-15(b). Diode D_P will conduct when the loop current E_i/R through E_i exceeds the loop current V/mR through resistor mR.

The value of E_i necessary to turn on D_p in Fig. 7-15(b) is equal to $-V_{ref}$. This conclusion is found by equating the currents

$$\frac{E_i}{R} = \frac{+V}{mR}$$

and solving for E_i:

$$E_i = \frac{+V}{m} = -V_{ref} \qquad (7.1a)$$

where

$$V_{ref} = \frac{+V}{m} \qquad (7.1b)$$

Thus all values of E_i above $-V_{ref}$ will lie in a dead zone where they will not be transmitted [see Fig. 7-15(c)]. Outputs V_{OA} and V_{OA} will be zero.

When E_i is below V_{ref}, E_i and V_{ref} are added and their sum is inverted at output V_{OA}. V_{OA} is reinverted by op amp B. Thus V_{OA} only has an output when E_i goes below V_{ref}. V_{OB} tells you by how many volts E_i lies below V_{ref}.

Circuit operation is summarized by the waveshapes of Fig. 7-15(c) and illustrated by an example.

EXAMPLE 7-1


In the circuit of Fig. 7-15, $+V = +15$ V, $mR = 30\ \text{k}\Omega$, and $R = 10\ \text{k}\Omega$, so that $m = 3$. Find (a) V_{ref}; (b) V_{OA} when $E_i = -10V$; (c) V_{OB} when $E_i = -10V$.

Solution (a) From Eq. (7-lb), $V_{ref} = +15\text{ V}/3 = 5$ V. (b) V_{OA} and V_{OB} will equal zero for all values of E_i above $-V_{ref} = -5$ V from Eq. (7-la). Therefore, $V_{OA} = -E_i - Vref = -(-10V) - 5V = +5V$. (c) Op amp B inverts the output of V_{OA} so that $V_{OB} = -5$ V. Thus, V_{OB} indicates how much E_i goes below $-V_{ref}$.


All input signals *above* - V_{ref} fall in a dead zone and are eliminated from the output.

3. Dead-Zone Circuit with Positive Output

If the diodes in Fig. 7-15 are reversed, the result is a positive-output dead-zone circuit as shown in Fig. 7-16. Reference voltage V_{ref} is found from Eq. (7-lb): V_{ref} = -15 V/3 = - 5V. Whenever E_i goes above -V_{ref} = -(-5V) = + 5V, the output V_{OB} tells by how much E_i exceeds - V_{ref}. The dead zone exists for all values of E_i *below* - V_{ref}.



(a) Current flows through D_p only when E_i goes above -V_{ref} or +5V.



(b) Waveshapes for the positive-output dead-zone circuit.

FIGURE 7-16 Positive-output dead-zone circuit.




FIGURE 7-17 The V_{OA} outputs of Figs. 7-15 and 7-16 are combined by an inverting adder to give a bipolar output dead-zone circuit.

+15 2R $V_{ref1} = 7.5$ V

R R Dead-zone circuit Fig 7.15

A V_{OA} R

Converts deadzone circuit to precision clipper


$R_C = R$ C V_o

R R E_i

−15 3R B V_{OB} R

$V_{ref2} = -5$ V

(a) Adding a resistor R_c to the dead-zone circuit of Fig. 7-17 gives a precision clipper.



(b) Waveshapes for precision clipper.

FIGURE 7-18 A precision clipper is made from a bipolar dead-zone circuit plus an added resistor R_c.

4. Bipolar-Output Dead-Zone Circuit

The positive and negative output dead-zone circuits can be combined as shown in Fig. 7-17 and discussed in Fig. 7-18. The V_{OA} outputs from Figs. 7-15 and 7-16 are connected to an inverting adder. The adder output V_{OB} tells how much E_i goes above one positive reference voltage and also how much E_i goes below a different negative reference voltage.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *Giới thiệu*
- Dead-Zone Circuit with Negative Output: *Mạch ở vùng chết với đầu ra âm*
- Dead-Zone Circuit with Positive Output: *Mạch vùng chết với đầu ra dương*
- Bipolar-Output Dead-Zone Circuit: *Mạch của vùng chết ở đầu ra lưỡng cực*

Translate the sections 1, 2, 3, 4 into Vietnamese - *Bài dịch các phần 1, 2, 3, 4.*

CÁC MẠCH Ở VÙNG CHẾT (DEAD-ZONE CIRCUITS)

1. Giới thiệu

Các mạch của bộ tín hiệu báo cho biết khi nào thì một tín hiệu nằm bên dưới, nằm bên trên của một điện áp tham chiếu đặc biệt. Ngược với bộ so sánh, một mạch của vùng chết báo cho biết một tín hiệu nằm bên dưới, hoặc bên trên điện áp tham chiếu với giá trị bằng bao nhiêu.

2. Mạch ở vùng chết với đầu ra âm

Phân tích mạch ở vùng chết khởi đầu với mạch ở hình 7.15. Một điện áp nguồn điều tiết +V và điện trở mR xác lập một điện áp tham chiếu V_{ref}. V_{ref} được tìm từ phương trình $V_{ref} = +V/m$. Như được minh hoạ, giá trị âm của V_{ref} - V_{ref} sẽ xác lập vùng chết. Trong hình 7.15a, cường độ dòng điện I được xác định bởi +V và điện trở mR tại $I = +V/mR$.

Diode D_N sẽ dẫn điện ứng với tất cả các giá trị của E_i, kẹp V_{OA} và V_{OB} sang giá trị 0V. Do đó, tất cả đầu vào dương đều bị loại bỏ khỏi từ ảnh hưởng của các đầu ra. Để nhận được bất kỳ đầu ra nào tại V_{OA}, E_i, âm, như minh họa trong hình 7.15b. Diode D_P sẽ dẫn điện lúc cường độ dòng điện vòng E_i/R truyền qua E_i vượt quá cường độ dòng điện vòng V/mR truyền qua điện trở mR.

Giá trị của E_i cần thiết để mở D_P trong hình 7.15b nó sẽ bằng - V_{ref}. Kết luận này được tìm thấy bằng cách cho hai dòng điện bằng nhau.

$$-\frac{E_i}{R}=\frac{+V}{mR}$$

và cho biết E_i bằng:

$$E_i=-\frac{\pm V}{m}=-V_{ref} \quad (7.1a)$$

Trong đó:

$$V_{ref}=\frac{+V}{m} \quad (7.1b)$$

Như thế tất cả các giá trị E_i nằm bên trên - V_{ref} sẽ nằm trong một vùng chết ở đây chúng sẽ không được truyền (xem hình 7.15c). Các đầu ra V_{OA} và V_{OB} sẽ bằng 0.

Khi E_i nằm bên dưới V_{ref}, E_i và V_{ref} được cộng vào và tổng của chúng được biến đổi tại đầu ra V_{OA}. V_{OA} được đảo ngược trở lại bởi Op Amp B. Như thế V_{OB} chỉ có một đầu ra lúc E_i tiến đến một giá trị V_{ref}. V_{OB} báo cho chúng ta số lượng điện áp E_i nằm bên dưới V_{ref} bằng bao nhiêu.

Hoạt động của mạch này được khái hoá bởi các dạng sóng ở hình 7.15c và được minh hoạ bởi ví dụ sau đây:

3. Mạch vùng chết với đầu ra dương

Nếu các diode trong hình 7.15 bị đảo ngược, thì kết quả là có một mạch vùng chết đầu ra dương như trong hình 7.16. Điện áp tham chiếu V_{ref} được tìm từ phương trình 7.1b: V_{ref} = -15V/3 = - 5V. Bất cứ lúc nào E_i tiến đến giá trị bên trên - V_{ref} = -(-5V) = + 5V, thì đầu ra V_{OB} báo cho biết độ lớn E_i vượt quá V_{ref} bằng bao nhiêu. Vùng chết hiện diện ứng với tất cả giá trị của E_i nằm bên dưới - V_{ref}

4. Mạch của vùng chết ở đầu ra lưỡng cực

Các mạch vùng chết ở đầu ra dương và âm có thể được kết hợp như minh hoạ trong hình 7.17 và thảo luận trong hình 7.18. Các đầu ra V_{OA} từ hình 7.15 và 7.16 được nối kết với một bộ cộng đảo mạch. Đầu ra của bộ cộng V_{OB} báo cho chúng ta biết số lượng E_i tiến đến bên trên một điện áp tham chiếu dương bằng bao nhiêu và cũng báo cho chúng ta biết E_i tiến đến bên dưới điện áp tham chiếu âm khác bằng bao nhiêu.

Topic 6

PRECISION CLIPPER

A clipper or *amplitude limiter* circuit clips off all signals above a positive reference voltage and all signals below a negative reference voltage. The reference voltages can be made symmetrical or nonsymmetrical around zero. Construction of a single precision clipper circuit is accomplished by adding a single resistor, R_c, to a bipolar output dead-zone circuit as shown in Fig. 7-18. The outputs of op amps A and B are each connected to the input of the inverting adder. Input signal E_i is connected to a third input of the inverting adder, via resistor R_c. If R_c is removed, the circuit would act as a dead-zone circuit. However, when R_c is present, input voltage E_i is subtracted from the dead-zone circuit's output and the result is an inverting precision clipper.

Circuit operation is summarized by the waveshapes in Fig. 7-18(b). Outputs V_{OA} and V_{OB} are inverted and added to $-E_i$. The plot of V_o versus time shows by solid lines how the clipped output appears. The dashed lines show how the circuit acts as a deadzone circuit if R_c *is* removed.

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - ***Bài dịch***

MẠCH CỦA MỘT BỘ LẬT

Một mạch của bộ lật hoặc một mạch của bộ giới hạn biên độ sẽ lật ngược tất cả tín hiệu bên trên một điện áp tham

chiếu dương và các tín hiệu bên dưới một điện áp tham chiếu âm. Các điện áp tham chiếu có thể được thành lập dưới hình thức đối xứng hoặc không đối xứng xung quanh giá trị 0. Việc cấu tạo một mạch của bộ lật chính xác được hoàn thành bằng cách bổ sung một điện trở R_C vào một mạch vùng chết đầu ra lưỡng cực như minh hoạ trong hình 7.18. Các đầu ra của Op Amp A và B được nối kết với đầu vào của bộ cộng đảo mạch. Đầu vào E_i được nối vào với một đầu vào thứ ba với bộ cộng đảo mạch đi qua điện trở R_C. Nếu R_C bị gỡ bỏ, thì mạch hoạt động làm một mạch của vùng chết. Tuy nhiên, lúc R_C có mặt, thì điện áp đầu vào E_i bị trừ cho đầu ra của mạch vùng chết. Do đó, kết quả ta có được một bộ lật chính xác đảo mạch.Hoạt động của mạch này được khái quát hoá bởi các dạng hình sóng trong hình 7.18b. Các đầu ra V_{OA} và V_{OB} được đảo ngược, được cộng vào $-E_i$. Đồ thị của V_0 được biến thiên theo thời gian biểu thị bởi các đường đậm nét cho biết cách mà các đầu ra bị lệch xuất hiện. Các đường bằng nét chấm biểu thị cách mà các mạch hoạt động làm mạch vùng chết nếu R_C bị loại bỏ.

Topic 7

TRIANGULAR-TO-SINE-WAVE CONVERTER

Variable-frequency sine-wave oscillators are much harder to build than variable-frequency triangular-wave generators. The circuit of Fig. 7-19 converts the output of a triangularwave generator into a sine wave that can be adjusted for less than 5% distortion. The triangle-to-sine-wave converter is an amplifier whose gain varies inversely with amplitude of the output voltage.

R_1 and R_3 set the slope of V_o at low amplitudes near the zero crossings. *As* Vo increases, the voltage across R_3 increases to begin forward biasing D_1 and D_3 for positive outputs, or D_2 and D_4 for negative outputs. When these diodes conduct, they shunt feedback resistance R_3, lowering the gain. This tends to shape the triangular output above about 0.4 V into a sine wave. In order to get rounded tops for the sine-wave output, R_2 and diodes D_5 and D_6 are adjusted to make amplifier gain approach zero at the peaks of V_o.

The circuit is adjusted by comparing a 1-kHz sine wave and the output of the triangle/sine-wave converter on a dual-trace CRO. R_1, R_2, R_3, and the peak amplitude of E_i are adjusted in sequence for best sinusoidal shape. The adjustments interact, so they should be repeated as necessary. *(Note:* Although the circuit of Fig. 7-19 will shape a triangular wave to a sine wave, the parts count is high, but you may need to generate such a waveform with readily available parts. A better solution is to purchase an IC chip that generates triangle, square, and sine waves in a single package.)




FIGURE 7-19 Triangle-to-sine-wave shaper.

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - *Bài dịch*

BỘ BIẾN ĐỔI DẠNG SÓNG TỪ HÌNH TAM GIÁC SANG HÌNH SINE.

Các bộ dao động dạng sóng hình sine có tần số biến đổi khó cấu tạo hơn là các bộ phát sóng tam giác có tần số biến đổi. Mạch ở hình 7.19 biến đổi đầu ra của một máy phát sóng hình tam giác thành một sóng hình sine vốn có thể điều chỉnh hoặc biến dạng nhỏ hơn 5%. Bộ biến đổi dạng sóng hình tam giác sang dạng sóng hình sine là một bộ khuếch đại mà độ lợi của nó biến thiên tỷ lệ nghịch với biên độ của điện áp đầu ra.

R_1 và R_3 xác lập độ dốc của V_0 tại các biên độ thấp gần điểm cắt 0. Khi V_0 tăng thì điện áp cắt R_3 tăng để bắt thiên áp D_1 và D_3 ứng với các đầu ra dương, hoặc D_2 và D_4 ứng với các đầu ra âm. Lúc những diode này dẫn điện, thì chúng mắc shunt điện trở hồi tiếp R_3 để làm giảm độ lợi. Điều này có khuynh hướng tạo hình dáng cho đầu ra hình tam giác bên trên 0.4 V và một dạng sóng hình sine. Để có các đỉnh tròn ứng với đầu ra sóng hình sine, R_2 và các diode D_5 và D_6 được điều chỉnh để làm cho độ lợi khuếch đại tiến đến giá trị 0 tại các đỉnh của V_0.

Mạch được điều chỉnh bằng cách so sánh một dạng sóng hình sine 1kHz và đầu ra của bộ biến đổi sóng hình sine tam giác trên hai đường CRO. R_1, R_2, R_3 và biên độ đỉnh của E_i được điều chỉnh theo trình tự có dạng hình sine tối ưu. Tiếp tục điều chỉnh nếu thấy cần thiết. (Lưu *ý: Tất cả các mạch ở hình 7.19 sẽ tạo hình dáng một dạng sóng hình tam giác sang dạng sóng hình sine, tuy nhiên bạn cũng cần tạo một dạng sóng như vậy với các phần có sẵn. Một giải pháp tối ưu đó là mua một Chip IC để tạo các sóng hình tam giác, hình vuông và hình sine trong một gói linh kiện)*

Topic 8

PSPICE SIMULATION OF OP AMPS WITH DIODES

In this section, we will use PSpice and simulate the performance of three circuits studied in this chapter: the linear half-wave rectifier, precision full-wave rectifier, and meanabsolute-value amplifier.

1. Linear Half-Wave Rectifier

Refer to Fig. 7-2 and create the PSpice model of the circuit. Set the input voltage to a sine wave with a peak value of 2 V and a frequency of 1 kHz. Obtain a plot of E_i and V_o versus time. To begin, place the following parts in the work area.

Draw ⇒ get New Part

Part	Number	Library
=> uA741	1	eval.slb
=> D1N4002	2	eval.slb
=> VSIN	1	source.slb
=> VDC	2	source.slb
=> R	3	analog.slb
=> GLOBAL	4	port.slb
=> AGND	5	port.slb

Arrange the parts as shown and change the attributes of the parts as given in Fig. 7-2. Set up the sine-wave attributes by double-clicking the symbol. In the pop-up window change **VOFF, VAMPL,** and **FREQ.**


VOFF = > 0 = > Save Attr

VAMPL => 2V => Save Attr => Change Display => Both name and value

FREQ => 1kHz => Save Attr => Change Display => Both name and value

Close the pop-up box. Double-click on the lead from the sine wave to R_1 and label it E_i. Double-click on the lead from the cathode terminal of diode D_2 and label it V_o (see Fig. 7-20).

FIGURE 7-20 PSpice model of Fig. 7-2.



In order to obtain a plot of E_i and V_o versus time, we must initialize the Transient menu.

Analysis => Setup => Select **Transient**

Click **Transient => Print Step: => 1μs**

=> Final Time: => 2ms

Save the circuit as a file with the .SCH extension. Run the simulation

Analysis = > Simulate


In the Probe window, select

Trace => Add => V[E_i]

=> V[V_o]

Label the plots and obtain a printout as shown in Fig. 7-21.

FIGURE 7-21 Input and output waveforms, for a linear half-wave rectifier, using PSpice.



2. Precision Full-Wave Rectifier

We will use PSpice and model the precision full-wave rectifier circuit of Fig. 7-9. The input voltage will be set to a sine wave with a peak value of 2 V and a frequency of 1 kHz. To compare input and output waveforms, obtain a plot of E_i and V_o versus time. To begin, place the following parts in the work area.

Draw => Get New Part

Part	Number	Library
=> uA741	2	eval.slb
=> D1N4002	2	eval.slb
=> VSIN	1	source.slb
=> VDC	2	source.slb
=> R	5	analog.slb
=> GLOBAL	6	port.slb
=> AGND	5	port.slb

Arrange the parts as shown in Fig. 7-2 and set the attributes of the parts as $R_1 = R_2 = R_3 = 10\,k\Omega$, $R_4 = 20\,k\Omega$, and $R_L = 10\,\Omega$H. Set the sine-wave attributes by double-clicking the symbol. In the pop-up window change **VOFF, VAMPL, and FREQ.**

VOFF => 0 => Save Attr

VAMPL => 2V => Save Attr => Change Display => Both name and value

FREQ => 1kHz => Save Attr => Change Display => Both name and value

Close the pop-up box. Double-click on the lead from the positive side of the sine wave generator and label it Ei. Double-click on the output lead of op amp B and label it Vo (see Fig. 7-22).

In order to obtain a plot of E_i and V_o versus time, we must initialize the Transien menu.

Analysis => Setup => Select **Transient**

Click **Transient => Print Step: => 1μs**

=> Final Time: => 2μs

Save the circuit as a file with the .SCH extension. Run the simulation

Analysis => Simulate

In the Probe window, select

Trace = > Add = > V [E_i]

=> V[V_o]

Label the plots and obtain a printout as shown in Fig. 7-23.




FIGURE 7-22 PSpice model of Fig. 7-9.




FIGURE 7-23 Input and output waveforms, for a precision full-wave rectifier, using PSpice.

3. Mean-Absolute-Value Amplifier

We will simulate the output of the MAV amplifier given in Fig. 7-14 using PSpice. The input voltage will be set to a sine wave with a peak value of 2 V and a frequency of 1 kHz. We wish to obtain a plot of V_o versus time. To begin, place the following parts in the work area.

Draw => Get New Part

Part	Number	Library
=> uA741	2	eval.slb
=> D1N4002	2	eval.slb
=> VSIN	1	source.slb
=> VDC	2	source.slb
=> R	8	analog.slb
=> C	1	analog.slb
=> GLOBAL	6	port.slb
=> AGND	5	port.slb

Arrange the parts as shown in Fig. 7-14 and set the attributes of the parts as $R_1 = R_2 = R_3 = R_6 = 10\ \text{k}\Omega$, $R_7 = 5\ \text{k}\Omega$, $R_8 = 3.3\ \text{k}\Omega$, and $R_L = 10\ \text{k}\Omega$. Set C = 10 μF. Set the sine-wave attributes by double-clicking the symbol. In the pop-up window change VOFF, VAMPL, and FREQ.

VOFF = > 0 = > Save Attr

VAMPL => 2V => Save Attr => Change Display => Both name and value

FREQ => 1kHz => Save Attr => Change Display => Both name and value

Close the pop-up box. Double-click on the lead from the positive side of the sine wave generator and label it E_i. Double-click on the output lead of op amp B and label it V_o (see Fig. 7-24).

FIGURE 7-24 PSpice model of Fig. 7-14.

In order to obtain a plot of E_i and V_o versus time, we must initialize the Transient menu.

Analysis => Setup => Select **Transient**

Click **Transient => Print Step:** => 100 μs

=> **Final Time:** => 500 μs

Save the circuit as a file with the .SCH extension. Run the simulation

Analysis => Simulate

In the Probe window, select

Trace => Add => V[V_o]

Label the plot and obtain a printout as shown in Fig. 7-25.




FIGURE 7-25 Plot of V_o versus time for the mean-absolute-value amplifier in Fig. 7-24.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Linear Half-Wave Rectifier: *Bộ chỉnh lưu nửa chu kỳ tuyến tính*
- Precision Full-Wave Rectifier: *Bộ chỉnh lưu cả chu kỳ chính xác*
- Mean-Absolute-Value Amplifier: *Bộ khuếch đại giả trị tuyệt đối trung bình*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

MÔ PHỎNG PSPICE CỦA CÁC OP AMP VỚI CÁC DIODE

Trong phần này, chúng ta sẽ sử dụng PSpice và mô phỏng hoạt động của 3 mạch được nghiên cứu trong chương này. Bộ chỉnh lưu nửa chu kỳ tuyến tính, bộ chỉnh lưu cả chu kỳ chính xác và khuếch đại giá trị tuyệt đối trung bình.

1. Bộ chỉnh lưu nửa chu kỳ tuyến tính

Tham khảo hình 7.2. và tạo mô hình PSpice của mạch. Xác lập điện áp vào sang một dạng sóng hình sine với giá trị đỉnh bằng 2 V và một tần số 1kHz. Đồ thị của E_i và V_o biến thiên theo thời gian. Để bắt đầu, hãy đặt các phần sau đây vào vùng làm việc.

Draw => Get New Part

Sắp xếp các phần như minh hoạ thay đổi rồi thay đổi thuộc tính của các phần như trong hình 7.2. Xác lập các thuộc tính dạng sóng hình sine bằng cách nhấp đôi lên ký hiệu. Trong cửa sổ bật lên, hãy thay đổi VOFF, VAMPL, và FREQ.

VOFF => Save Attr

VAMPL => 2V => Save Attr => Change Display => Both name and value

FREQ => 1kHz => Save Attr => Change Display => Both name and value

Đóng ô bật lên. Nhấp đôi lên đường dẫn từ sóng hình sine là R_1 và đặt ký hiệu cho nó là E_i. Nhấp đôi lên đường dẫn từ cực cathole và diode D_2 và đính nhãn cho nó là V_o (xem

hình 7.20)

Để tìm đồ thị E_i và V_0 biến thiên theo thời gian, chúng ta phải khởi tạo menu Transient.

Analysis => Setup =>** Chọn **Transient

*Nhập **Transient => Print Step: => 1μs***

=> Final Time: => 2μs

*Lưu mạch dưới dạng một file với phần mở rộng là **.SCH.***
Chạy chương trình mô phỏng

Analysis => Simulate

Trong cửa sổ Probe, hãy chọn

Trace => Add => V[E_i]

=> V[V_o]

Ký hiệu đồ thị và tìm một prinout như minh họa trong hình 7.21

2. Bộ chỉnh lưu cả chu kỳ chính xác

Chúng ta sẽ sử dụng PSpice và mô hình mạch của bộ chỉnh lưu cả chính xác ở hình 7.9. Điện áp đầu vào sẽ được xác lập sang một dạng sóng hình sine với giá trị cực đại bằng 2 V và tần số 1kHz. Để so sánh các dạng sóng đầu vào và đầu ra, hãy tìm đồ thị E_i và V_o biến thiên theo thời gian. Để bắt đầu, hãy đặt các phần sau đây vào vùng làm việc.

Draw => Get New Part

Sắp xếp các phần như minh hoạ trong hình 7.14 và xác lập các thuộc tính của các phần như sau: $R_1 = R_2 = R_3 = 10k\Omega$, $R_4 = 5k\Omega$, và $R_L = 10k\Omega$. Xác lập các thuộc tính dạng sóng hình sine bằng cách nhấp đôi lên ký hiệu. Trong cửa sổ bật lên, hãy thay đổi VOFF, VAMPL, và FREQ.

VOFF => 0 => Save Attr

VAMPL => 2V => Save Attr => Change Display => Both name and value

FREQ => 1kHz => Save Attr => Change Display => Both name and value

Đóng hộp bật lên. Nhấp đôi lên đường dây từ phía dương của máy phát sóng hình sine và ký hiệu của nó là E_i. Nhấp đôi lên đầu ra của Op Amp B và ký hiệu của nó là V_0. (xem hình 7.22)

Để tìm một đồ thị của E_i và V_0 biến thiên theo thời gian, chúng ta phải khởi tạo menu Transient

Analysis => Setup =>** Chọn **Transient

*Nhập **Transient => Print Step: => 1** μ**s***

=> Final Time: => 2** μ**s

*Lưu mạch dưới dạng một file với phần mở rộng là **.SCH**. Chạy chương trình mô phỏng*

Analysis => Simulate

Trong cửa sổ Probe, hãy chọn

Trace => Add => V[E_i]

=> V[V_o]

Ký hiệu đồ thị và tìm một prinout như minh hoạ trong hình 7.23

3. Bộ khuếch đại giá trị tuyệt đối trung bình

Chúng ta sẽ mô phỏng đầu ra của một bộ khuếch đại MAV được cho trong hình 7.14 bằng cách sử dụng PSpice. Điện áp đầu vào sẽ được xác lập sang một dạng sóng hình sine với giá trị đỉnh (giá trị cực đại) bằng 2V và tần số 1kHz. Chúng ta phải tìm đồ thị V_0 biến thiên theo thời gian.. Để bắt đầu, hãy đặt các phần sau đây vào vùng làm việc.

Draw => Get New Part

Sắp xếp các phần như minh họa trong hình 7.14 và xác lập các thuộc tính của các phần như sau: $R_1 = R_2 = R_3 = R_6 = 10k\Omega$, $R_7 = 5k\Omega$, $R_8 = 3.3\ k\Omega$, và $R_L = 10k\Omega$. Xác lập $C = 10\mu F$. Xác lập các thuộc tính dạng sóng hình sine bằng cách nhấp đôi lên ký hiệu. Trong cửa sổ bật lên, hãy thay đổi ***VOFF, VAMPL, và FREQ.***

VOFF => 0 => Save Attr

VAMPL => 2V => Save Attr => Change Display => Both name and value

FREQ => 1kHz => Save Attr => Change Display => Both name and value

Đóng hộp bật lên. Nhấp đôi lên đường dây từ phía dương của máy phát sóng hình sine và ký hiệu của nó là $\boldsymbol{E_i}$. *Nhấp đôi lên đường dây đầu ra của Op Amp B và ký hiệu của nó là V_o. (xem hình 7.24)*

Để tìm một đồ thị của E_i và V_0 biến thiên theo thời gian, chúng ta phải khởi tạo menu Transient

Analysis => Setup *=> Chọn* ***Transient***

Nhập ***Transient => Print Step: => 100ms***

=> Final Time: => 500ms

Lưu mạch dưới dạng một file với phần mở rộng là ***.SCH.*** *Chạy chương trình mô phỏng*

Analysis => Simulate

Trong cửa sổ Probe, hãy chọn

Trace => Add => V[V_o]

Ký hiệu đồ thị và tìm một prinout như minh hoạ trong hình 7.25

PROBLEMS

7-1. What is the absolute value of +3 V and -3 V?

7-2. If the peak value of E_i = 0.5 V in Fig. 7-1, sketch the waveshapes of V_o vs. t and V_o vs. E_i for both a silicon and an ideal diode.

7-3. If E_i is a sine wave with a peak value of 1 V in Figs. 7-2 and 7-3, sketch the waveshapes of V_o vs. t and V_o vs. E_i.

7-4. If diodes D_1 and D_2 are reversed in Fig. 7-2, sketch V_o vs. E_i and V_o vs. t.

7-5. Sketch the circuit for a signal polarity separator.

7-6. Let both diodes be reversed in Fig. 7-8. What is the value of V_o if E_i = *+1 V* or E_i = *-1 V?*

7-7. What is the name of a circuit that follows the voltage peaks of a signal and stores the highest value?

7-8. How do you reset the hold capacitor's voltage to zero in a peak follower-and-hold circuit?

7-9. How do you convert the absolute-value amplifier of Fig. 7-13 to an ac-to-dc converter?

7-10. If resistor *mR is* changed to 50 kΩ in Example 7-1, find (a) V_{ref}; (b) V_{OA} when E_i = *10 V;* (c) V_{OB} when E_i = *10 V.*

7-11. If resistor R_c *is* removed in Fig. 7-18, sketch V_o vs. E_i.

LESSON
8

Differential, Instrumentation, and Bridge Amplifiers

LEARNING OBJECTIVES

When you complete this chapter on differential, instrumentation, and bridge amplifiers, you will be able to:

- ❑ Draw the circuit for a basic differential amplifier, state its output-input equation, and explain why it is superior to a single-input amplifier.
- ❑ Define common-mode and differential input voltage.
- ❑ Draw the circuit for a differential input to differential output voltage amplifier and add a differential amplifier to make a three-op-amp instrumentation amplifier (IA).
- ❑ Calculate the output voltage of a three-op-amp instrumentation amplifier if you are given the input voltages and resistance values.
- ❑ Use commercially available instrumentation amplifiers.
- ❑ Explain how the sense and reference terminals of an IA allow you to (1) eliminate the effects of connecting-wire resistance on load voltage, (2) obtain load current boost, or (3) make a differential voltage-to-current converter (ac current source).

- ❑ Explain how a strain gage converts tension or compression forces into a change in resistance.
- ❑ Connect strain gages into a passive bridge resistance network to convert gage resistance change into an output voltage.
- ❑ Amplify the strain gage bridge's differential output with an instrumentation amplifier.
- ❑ Measure pressure, force, or weight.
- ❑ Draw the circuit for a bridge amplifier and show how it converts a change in transducer resistance to an output voltage.
- ❑ Use the bridge amplifier to make a temperatur to voltage converter.

MỤC ĐÍCH YÊU CẦU VÀ BỐ CỤC

Khi bạn hoàn thành chương này về các bộ khuếch đại vi sai, bộ khuếch đại công cụ và bộ khuếch đại cầu bạn sẽ có thể:

- ❑ *Vẽ một mạch điện dành cho một bộ khuếch đại vi sai cơ bản, phát biểu phương trình đầu ra - đầu vào của nó và giải thích tại sao nó ưu điểm hơn so với một bộ khuếch đại đầu vào*
- ❑ *Xác định điện áp đầu vào vi sai và điện áp đầu vào chung*
- ❑ *Vẽ một mạch điện dành cho đầu vào vi sai để đi vào một điện áp đầu ra vi sai và bổ sung một bộ khuếch đại vi sai để tạo nên một bộ khuếch đại công cụ 3 Op Amp (1A).*
- ❑ *Tính điện áp đầu ra của một bộ khuếch đại công cụ 3 Op Amp nếu bạn được cho các điện áp đầu vào và giá trị điện trở*

- *Sử dụng các bộ khuếch đại công cụ có sẵn ngoài ý tưởng*
- *Giải thích ý nghĩa và cực tham chiếu của IA để cho phép bạn (1) Loại bỏ ảnh hưởng của điện trở dây nối kết trên điện áp tải (2) Tìm chế độ tăng cường dòng điện tải hoặc (3) Tạo nên một bộ biến đổi điện áp sang dòng điện (nguồn điện ac).*
- *Giải thích tại sao một dưỡng đo sẽ biến đổi sức căng hoặc lực nén thành sự thay đổi về điện trở.*
- *Nối kết công cụ đo ứng suất thành một mạng điện trở cầu thụ động để biến đổi điện trở của máy đo thành điện áp đầu ra.*
- *Khuếch đại đầu ra vi sai của cầu bộ đo ứng suất với một bộ khuếch đại công cụ.*
- *Đo sức nén, lực, trọng lượng.*
- *Vẽ mạch dành cho một bộ khuếch đại cầu có biểu thị và trình bày cách mà nó biến đổi một sự thay đổi về điện trở bộ biến đổi sang điện áp đầu ra.*
- *Sử dụng bộ khuếch đại cầu để tạo nên một bộ biến đổi nhiệt độ sang điện áp.*

INTRODUCTION

The most useful amplifier for measurement, instrumentation, or control is the *instrumentation amplifier*. It is designed with several op amps and precision resistors, which make the circuit extremely stable and useful where accuracy is important. There are now many integrated circuits available in single packages. Although these packages are more expensive than a single op amp, when performance and precision are required, the instrumentation amplifier is well worth the price, because its performance cannot be matched by the average op amp.

A first cousin and basic block within the instrumentation amplifier is the *differential amplifier*, also referred to as a *subtractor circuit*. This chapter begins with the differential amplifier, showing the applications in which it is superior to the ordinary inverting or noninverting amplifier. The differential amplifier, with some additions, leads into the instrumentation amplifier, which is discussed in the second part of this chapter. The final sections consider *bridge amplifiers*, which involve both instrumentation and basic differential amplifiers.

Topic 1

BASIC DIFFERENTIAL AMPLIFIER

1 Introduction

The differential amplifier can measure as well as amplify small signals that are buried in much larger signals. How the differential amplifier accomplishes this task will be studied in Section 8-2, but first, let us build and analyze the circuit performance of the basic differential amplifier.




FIGURE 8-1 Basic differential amplifier (subtractor circuit).

Four precision (1%) resistors and an op amp make up a differential amplifier, as shown in Fig. 8-1. There are two input terminals, labeled (-) input and (+) input, corresponding to the closest op amp terminal. If E_1 is replaced by a short circuit, E_2 sees an inverting amplifier with a gain of

$-m$. Therefore, the output voltage due to E_2 is $-mE_2$. Now let E_2 be short-circuited; E_1 divides between R and mR to apply a voltage of $E_1m/(1 + m)$ at the op amp's (+) input. This divided voltage sees a noninverting amplifier with a gain of $(m + 1)$. The output voltage due to E_1 is the divided voltage, $E_1m/(1 + m)$, times the noninverting amplifier gain, $(1 + m)$, which yields mE_1. Therefore, E_1 is amplified at the output by the multiplier m to mE_1. When both E_1 and E_2 are present at the (+) and (-) inputs, respectively, V_o is $mE_1 - mE_2$, or

$$V_o = mE_1 - mE_2 = m(E_1 - E_2) \qquad (8.1)$$

Equation (8-1) shows that the output voltage of the differential amplifier, V_o, is proportional to the *difference* in voltage applied to the (+) and (-) inputs. Multiplier m is called the *differential gain* and is set by the resistor ratios.

EXAMPLE 8-1

In Fig. 8-1, the differential gain is found from

$$m = \frac{mR}{R} = \frac{100k\Omega}{1k\Omega} = 100$$

Find V_o for $E_1 = 10$ mV and (a) $E_2 = 10$ mV, (b) $E_2 = 0$ mV, and (c) $E_2 = -20$ mV

Solution By Eq. (8-1), (a) $V_o = 100(10 - 10)$ mV $= 0$; (b) $V_o = 100(10 - 0)$ mV $= 1.0$ V; (c) $V_o = 100[10 - (-20)]$ mV $= 100(30$ mV$) = 3$ V.

As expected from Eq. (8-1) and shown from part (a) of Example 8-1, when $E_1 = E_2$ the output voltage is 0. To put it another way, when a common (same) voltage is applied to the input terminals, $V_o = 0$. Section 8-1.2 examines this idea of a common voltage in more detail.


2 Common-Mode Voltage

The output of the differential amplifier should be 0 when $E_1 = E_2$. The simplest way to apply equal voltages is to wire the inputs together and connect them to the voltage source (see Fig. 8-2a). For such a connection, the input voltage is called the *common-mode input voltage,* E_{CM}. Now V_o will be 0 if the resistor ratios are equal *(mR?* to *R* for the inverting amplifier gain equals *mR* to *R* of the voltage-divider network). Practically, the resistor ratios are equalized by installing a potentiometer in series with one resistor, as shown in Fig. 8-2a. The potentiometer is trimmed until V_o is reduced to a negligible value. This causes the *common-mode voltage gain,* V_O/E_{CM}, to approach 0. It is this characteristic of a differential amplifier that allows a small signal voltage to be picked out of a larger noise voltage. It may be possible to arrange the circuit so that the larger undesired signal is the common-mode input voltage and the small signal is the differential input voltage. Then the differential amplifier's output voltage will contain only an amplified version of the differential input voltage.

Operational amplifier circuits, as well as op amps, have common mode error, and the common mode voltage is different for the circuit and the op amp. In this section, we will introduce common mode voltage and common mode rejection for a basic differential amplifier circuit, which is the fundamental building block for the instrumentation amplifier. In Lesson 10, common mode rejection is revisited, but for the op amp only.

Refer to the basic differential amplifier circuit in Fig. 8-2(b). The difference voltage, $E_1 - E_2$, may be defined as input difference signal voltage, *Ed,*, and the average of the two inputs, $(E_1 + E_2)/2$, is defined as the common mode voltage, E_{CM}. In this circuit, the differential amplifier is being

used to measure the voltage difference between the two output nodes of a Wheatstone bridge.






FIGURE 8-2 (a) The common-mode voltage gain should be zero. (b) Basic differential amplifier connected to a Wheatstone bridge.

EXAMPLE 8-2

For the circuit of Fig. 8-2(b), the bridge is slightly unbalanced and the input voltages with respect to ground are E_1 = 5 V + 2 mV and E_2 = 5 V - 2 mV Determine (a) the input signal voltage and (b) the common mode voltage.

Solution (a) The difference input signal voltage is

$$E_{di} = E_1 - E_2 = (5\text{V} + 2\text{mV}) - (5\text{V} - 2\text{mV}) = 4\text{mV}$$

(b) The common mode voltage is

$$E_{cm} = \frac{E_1 + E_2}{2} = \frac{(5V + 2mV) + (5V - 2mV)}{2} = 5V$$

Ideally, the circuit design is to reject the common mode voltage and amplify the input signal voltage.

3 Common Mode Rejection

Introduction

Circuits or op amps are compared to one another by their common-mode rejection (CMR) or common mode rejection ratio (CMRR). CMR is a measure of the change in output voltage when both inputs are changed by an equal amount. CMRR is a ratio expression, while common-mode rejection is a logarithm of that ratio. For example, if CMRR is 10,000, the CMR is calculated by

$$\text{CMR} = 20 \log_{10} \text{CMRR} \qquad (8\text{-}2)$$

For this example,

$$\text{CMR} = 20 \log_{10} (10{,}000) = 80 \text{ dB}$$

CMR of a Differential Amplifier Circuit

Referring to the circuit in Fig. 8-2(b) and using the superposition principle discussed in Section 8-1, the general equation for output voltage is

$$V_o = E_1\left(\frac{R_2}{R_1+R_2}\right)\left(\frac{R_3+R_4}{R_3}\right) - E_2\frac{R_4}{R_3} \qquad (8.3)$$

For this circuit to work properly all resistors have to be carefully ratio-matched to maintain excellent common-mode rejection. For example, if all the resistors are equal, then the output voltage is the difference of the input signals, $V_0 = E_1 - E_2$, and if the input voltages are equal, then V_0 is 0. This results in an infinite common-mode rejection. However, let's consider the situation where one resistor is mismatched and the circuit values are $E_1 = E_2 = E$ and $R_1 = R_3 = R_4 = R$. The mismatched resistor is R_2 where $R_2 = R + 0.1\ \%R$. Applying Eq. (8.3) yields

$$V_o = \left[\left(\frac{1.001R}{2.001R}\right)\left(\frac{2R}{R}\right) - \left(\frac{R}{R}\right)\right]\times E = 0.0005\times E$$

Although this expression shows the input voltage is reduced by 2000 *(1/0.0005)*, the common-mode rejection of the circuit has been degraded to

$$\text{CMR} = 20\log_{10}(2000) = 66\text{ dB}$$

In this application, we have discussed only the common-mode rejection of the circuit and considered the op amp to be ideal. A disadvantage with the basic differential amplifier circuit in Fig. 8.2(b) is that a slight mismatch of the resistors causes a degradation of the CMR. In this example, the mismatch was R_2, but a more common mismatch is the input resistors R_1 or R_3 because of loading effect(s). A solution to this problem will be covered in Section 8-3.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

Common-Mode Voltage: *Điện áp tín hiệu cùng pha (chế độ chụng)*

Common Mode Rejection: *Sự loại bỏ tín hiệu chung*

CMR of a Differential Amplifier Circuit: *CMR của một mạch khuếch đại sai phanh*

Translate the sections into Vietnamese - *Bài dịch các phần*

1. Giới thiệu

Bộ khuếch đại vi sai cơ bản có thể đo cũng như khuếch đại các tín hiệu nhỏ vốn được đốt cháy trong các tín hiệu lớn hơn nhiều. Cách mà bộ khuếch đại vi sai hoàn tất tác vụ này sẽ được nghiên cứu trong mục 8.2, nhưng trước tiên chúng ta hãy xây dựng và phân tích hoạt động của mạch điện của bộ khuếch đại vi sai cơ bản.

Bốn điện trở chính xác (1%) hoặc Op Amp tạo nên một bộ khuếch đại vi sai như minh hoạ trong hình 8.1. Có hai cực đầu vào, ký hiệu là đầu vào (-) và đầu vào (+) tương ứng với cực Op Amp gần nhất. Nếu E_i được thay thế bằng một đoản mạch, thì E_2 xem bộ khuếch đại đảo mạch có độ lợi -m. Do đó, điện áp đầu ra do bởi E_2 là $-mE_2$. Bây giờ đặt E_2 là đoản mạch, thì E_1 chia giữa R và mR để áp vào một điện áp bằng $E_1m/(1+m)$ tại đầu vào (+) của Op Amp. Điện áp được chia này sẽ có một bộ khuếch đại không đảo mạch với độ lợi là (m+1). Điện áp đầu ra do bởi E_i là điện áp được chia, $E_1m/(1+m)$ nhân với độ lợi khuếch đại không đảo mạch, (1 + m), cho ra mE_1. Do đó, E_1 được khuếch đại tại đầu ra bởi một số nhân là m trở thành mE_1. Lúc cả E_1

và E_2 đều có mặt tại các đầu vào (+) và (-) tương ứng, thì $V_o = mE_1 - mE_2$, hoặc

$$V_o = mE_1 - mE_2 = m(E_1 - E_2) \qquad (8.1)$$

Phương trình 8.1 cho thấy rằng điện áp đầu ra của bộ khuếch đại vi sai V_o tỷ lệ với hiệu điện thế được áp vào các đầu vào (+) và (-). Thừa số nhân m được gọi là độ lợi vi sai và được xác lập bởi tỷ số của các điện trở.

8.1.2. Điện áp tín hiệu cùng pha (chế độ chung)

Đầu ra của bộ khuếch đại sẽ bằng 0 lúc $E_1 = E_2$. Cách đơn giản nhất để áp các điện áp bằng nhau này đó là quấn các đầu vào lại với nhau vànối kết chúng với một điện áp (xem hình 8.2a). Đối với một nối kết như thế thì điện áp đầu vào được gọi là điện áp tín hiệu cùng pha (ở chế độ chung), E_{CM}. Bây giờ V_o sẽ bằng 0 nếu tỉ số điện trở bằng nhau (mR/R ứng với độ lợi của bộ khuếch đại đảo mạch bằng mR/R của mạng bộ chia điện áp). Về mặt thực tế thì tỷ số điện trở được cho bằng nhau bằng cách cài đặt một chiếc áp nối tiếp một điện trở như minh hoạ trong hình 8.2a. Chiếc áp được điều chỉnh cho đến khi V_o giảm đến một giá trị có thể bỏ qua được. Điều này khiến cho độ lợi điện áp tín hiệu cung pha V_o/E_{CM} tiến đến giá trị 0. Đây là đặc trưng của một bộ khuếch đại vi sai để cho phép điện áp tín hiệu nhỏ được lọc ra khoảng một điện áp tiếng ồn lớn hơn. Ta có thể sắp xếp lại mạch để tín hiệu ngoài ý muốn lớn hơn chính là điện áp đầu vào tín hiệu chung và tín hiệu nhỏ chính là điện áp đầu vào sai phanh. Sau đó điện áp đầu ra của bộ khuếch đại sai phanh chỉ có chứa một phiên bản được khuếch đại của điện áp đầu vào sai phanh.

Các mạch của bộ khuếch đại hoạt động cũng như các Op Amp đều có các sai số tín hiệu đầu vào chung, và điện áp

tín hiệu đầu vào chung khác nhau ứng với các mạch và Op Amp. Trong phần này chúng ta sẽ giới thiệu điện áp tín hiệu chung và sự loại thải tín hiệu chung ứng với một bộ khuếch đại sai phanh cơ bản, đây là khối cấu trúc căn bản dành cho bộ khuếch đại công cụ. Trong bài 10, chúng ta sẽ khảo sát lại sự loại bỏ tín hiệu chung nhưng chỉ dùng cho bộ Op Amp.

Tham khảo mạch của bộ khuếch đại sai phanh cơ bản trong hình 8.2b. Hiệu điện thế E_1 - E_2 có thể được xác định làm điện áp tín hiệu vi sai đầu vào E_{di}, và trung bình của hai đầu vào $(E_1 + E_2)/2$ được xác định làm điện áp tín hiệu chung E_{cm}. Trong mạch này thì bộ khuếch đại vi sai đang được dùng để đo hiệu điện thế giữa hai nút đầu ra của một cầu Wheatstone.

3. Sự loại bỏ tín hiệu chung

Giới thiệu

Các mạch hoặc các Op Amp được so sánh với nhau bởi sự loại bỏ tín hiệu chung (CMR) hoặc tỷ số thải bỏ tín hiệu chung (CMRR). CMR là một số đo về sự thay đổi điện áp đầu ra lúc cả hai đầu vào đều bị thay đổi một đại lượng bằng nhau. CMRR là một biểu thức tỷ số trong khi sự thải bỏ tín hiệu chung là một logarithm của số đó. Ví dụ, nếu CMRR bằng 10.000 thì CMR được tính bởi công thức

$$CMR = 20 \log_{10} CMRR$$

Trong ví dụ này

$$CMR = 20 \log_{10} (10.000) = 80dB$$

CMR của một mạch khuếch đại sai phanh:

Tham khảo mạch trong hình 8.2b và sử dụng nguyên lý chồng chất được thảo luận trong phần 8.1, phương trình chung dành cho điện áp đầu ra là:

$$V_o = E_1\left(\frac{R_2}{R_1+R_2}\right)\left(\frac{R_3+R_4}{R_3}\right) - E_2\frac{R_4}{R_3}$$

Để cho các mạch này được hoàn chỉnh, tất cả các điện trở phải có tỷ số tương đương một cách cẩn thận để duy trì sự thải bỏ một tín hiệu chung. Ví dụ, nếu tất cả điện trở bằng nhau thì đầu ra là tín hiệu của tất cả các đầu vào, $V_o = E_1 - E_2$, và nếu đầu vào thì $V_o = 0$. Điều này tạo nên kết quả là có một sự thải bỏ tín hiệu chung vô hạn. Tuy nhiên, chúng ta hãy khảo sát tình huống nơi mà một điện trở không tương kết và các giá trị của mạch là $E_1 = E_2 = E$ và $R_1 = R_3 = R_4 = R$. Điện trở không tương kết là R_2 trong đó $R_2 = R + 0.1\%R$. Áp dụng phương trình 8.3 ta được:

$$V_o = \left[\left(\frac{1.001R}{2.001R}\right)\left(\frac{2R}{R}\right) - \left(\frac{R}{R}\right)\right] \times E = 0.0005 \times E$$

Mặc dù biểu thức này biểu thị điện áp đầu vào được rút gọn khoảng 2000 (1/0.0005), nhưng sự thải bỏ tín hiệu chung của mạch được giảm cấp xuống

$CMR = 20 \log_{10} (2000) = 66dB$

Trong ứng dụng này chúng ta chỉ khảo sát sự thải bỏ chung của mạch và coi như Op Amp là một mạch ở điều kiện lý tưởng. Điểm bất lợi với một mạch của bộ vi sai cơ bản trong hình 8.2b đó là có một sự không tương kết của một điện trở do sự giảm bậc của CMR. Trong ví dụ này, sự không tương kết là R_2, nhưng có một sự không tương kết chung đó là điện trở đầu vào R_1 hoặc R_3 do bởi ảnh hưởng của tải. Một giải pháp cho vấn đề này sẽ được thảo

luận chi tiết trong mục 8.3.

Topic 2

DIFFERENTIAL VERSUS SINGLE-INPUT AMPLIFIERS

1 Measurement with a Single-Input Amplifier

A simplified wiring diagram of an inverting amplifier is shown in Fig. 8-3. The power common terminal is shown connected to earth ground. Earth ground comes from a connection to a water pipe on the street side of the water meter. Ground is extended via conduit or a bare Romex wire to the third (green) wire of the instrument line cord and finally to the chassis of the amplifier. This equipment or chassis ground is made to ensure the safety of human operators. It also helps to drain off static charges or any capacitive coupled noise currents to earth.

The signal source is also shown in Fig. 8-3 to be connected to earth ground. Even if it were not grounded, there would be a leakage resistance or capacitance coupling to earth, to complete a ground loop.

Inevitably, noise currents and noise voltages abound from a variety of sources that are often not easily identifiable. The net effect of all this noise is modeled by noise voltage source E_n in Fig. 8-3. Using the power supply common as the reference, it is evident that E_n is in series with signal voltage E_i, so that both are amplified by a factor of -100 due to the inverting amplifier. E_n may be much larger than E_i. For example, the skin signal voltage due to heart beats is less than 1 mV, whereas the body's noise voltage may be tenths of volts or more; it would be impossible to make an EKG

measurement with a single-input amplifier. What is needed is an amplifier that can distinguish between E_i and E_n and amplify only E_i. Such a circuit is the differential amplifier.




FIGURE 8-3 Noise voltages act as if they are in series with the input signal E;. Consequently, both are amplified equally. This arrangement is unworkable *if Eæ* is equal or greater than *E;.*

2 Measurement with a Differential Amplifier

A differential amplifier is used to measure only the signal voltage (see Fig. 8-4). The signal voltage E_i is connected across the (+) and (-) inputs of the differential amplifier. Therefore, E_i is amplified by a gain of -100. Noise voltage E_n becomes the common-mode voltage input voltage to the differential amplifier as shown in Fig. 8-2. *(Note:* Apply superposition.) Therefore, the noise voltage is *not* amplified and has been effectively eliminated from having any significant

effect on the output V_o as long as the resistors are matched as shown.




FIGURE 8-4 The differential amplifier is connected so that noise voltage becomes the common-mode voltage and is not amplified. Only the signal voltage E_i is amplified because it has been connected as the differential input voltage.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Measurement with a Single-Input Amplifier: *Đo với bộ khuếch đại một đầu vào*
- Measurement with a Differential Amplifier: *Đo với một bộ khuếch đại vi sai*

Translate the sections into Vietnamese - *Bài dịch các phần*

1. Đo với bộ khuếch đại một đầu vào

Sơ đồ quấn dây đơn giản của bộ khuếch đại một đầu vào như minh hoạ trong hình 8.3. Cực điện chung được minh hoạ sẽ được nối với mặt đất.

Nguồn tín hiệu cũng được minh hoạ trong hình 8.3. phải được nối với mặt đất. Thậm chí nếu không được nối với mặt đất thì có một điện trở rò rỉ hoặc một tụ điện ghép với đất để hoàn thành một vòng ghép đất.

Các dòng tiếng ồn và điện áp tiếng ồn xuất phát từ một loạt các nguồn thường không dễ dàng được nhận biết. Ảnh hưởng duy nhất của tất cả các tiếng ồn này được lập mô hình bởi nguồn điện áp tiếng ồn E_n *trong hình 8.3. Bằng cách sử dụng nguồn điện chung làm tham chiếu, ta thấy rõ ràng rằng* E_n *đang được ghép nối tiếp với điện áp* E_i*, để cả hai được khuếch đại theo một thừa số -100 do bởi bộ khuếch đại đảo mạch.* E_n *có thể lớn hơn* E_i *nhiều. Ví dụ, điện áp tín hiệu da do bởi nhịp đập của tim thì nhỏ hơn 1mV trong khi điện áp tiếng ồn của cơ thể có thể lên đến hàng thứ mười volt; người ta không thể tạo ra một phép đo EKG với một bộ khuếch đại một đầu vào. Đây chính là những gì cần thiết để một bộ khuếch đại có thể phân biệt giữa* E_i *và* E_n *và chỉ khuếch đại* E_i*. Một mạch như vậy được gọi là bộ khuếch đại vi sai.*

2. Đo với một bộ khuếch đại vi sai

Một bộ khuếch đại vi sai chỉ dùng để đo điện áp tín hiệu (xem hình 8.4). Điện áp tín hiệu E_i *được nối giữa các đầu vào (+) và (-) của bộ khuếch đại vi sai. Do đó,* E_i *được khuếch đại theo một độ lợi -100. Điện áp tiếng ồn* E_n *trở*

thành điện áp tín hiệu chung điện áp đầu vào bộ khuếch đại vi sai được minh hoạ trong hình 8.2. (Lưu *ý: Áp dụng nguyên lý chồng chất) do đó, điện áp tiếng ồn không được khuếch đại và bị loại bỏ bất kỳ ảnh hưởng nào trên đầu ra* V_o *khi điện trở được mắc như hình vẽ.*

Topic 3


IMPROVING THE BASIC DIFFERENTIAL AMPLIFIER

1 Increasing Input Resistance


There are two disadvantages to the basic differential amplifier studied thus far: It has low input resistance, and changing gain is difficult because the resistor ratios must be closely matched. The first disadvantage is eliminated by *buffering* or isolating the inputs with voltage followers. This is accomplished with two op amps connected as voltage followers in Fig. 8-5(a). The output of op amp A_1 with respect to ground is E_1, and the output of op amp A_2 with respect to ground is E_2. The differential output voltage V_o is developed across the load resistor R_L. V_o equals the difference between E_1 and E_2 ($V_o = E_1 - E_2$). Note that the output of the basic differential amplifier of Fig. 8-1 is a single-ended output; that is, one side of R_L is connected to ground, and V_o is measured from the output pin of the op amp to ground. The buffered differential amplifier of Fig. 8-5(a) is a differential output; that is, neither side of R_L is connected to ground, and V_o is measured only across R_L.

2 Adjustable Gain

The second disadvantage of the basic differential amplifier is the lack of adjustable gain. This problem is eliminated by adding three more resistors to the buffered amplifier. The resulting buffered, differential-input to differential-output amplifier with adjustable gain is shown in Fig. 8-5(b). The high input resistance is preserved by the voltage followers.



(a) Buffered differential-input to differential-output amplifier.



(b) Buffered differential-input to differential-output amplifier with adjustable gain.

FIGURE 8-5 Improving the basic differential amplifier.

Since the differential input voltage of each op amp is 0 V the voltages at points 1 and 2 (with respect to ground) are equal to E_1 and E_2, respectively. Therefore, the voltage across resistor *aR is* $E_1 - E_2$. Resistor *aR* may be a fixed resistor or a potentiometer that is used to adjust the gain. The current through *aR is*

$$I = \frac{E_1 - E_2}{aR} \qquad (8\ 4)$$

When E_1 is above (more positive than) E_2, the direction of 1 is as shown in Fig. 8-5(b). I flows through both resistors labeled *R,* and the voltage across all three resistors establishes the value of V_o. In equation form,

$$V_o = (E_1 - E_2)\left(1 + \frac{2}{a}\right) \qquad (8\text{-}5)$$

where

$$a = \frac{aR}{R}$$

EXAMPLE 8-2

In Fig. 8-5(b), $E_1 = 10$ mV and $E_2 = 5$ mV. If $aR = 2$ kΩ and $R = 9$ kΩ, find V_0.

Solution Since $aR = 2k\Omega$ and $R = 9k\Omega$,

$$\frac{aR}{R} = \frac{2k\Omega}{9k\Omega} = a$$

From Eq. (8-5),

$$1 + \frac{2}{a} = 1 + \frac{2}{2/9} = 10$$

Finally,

$$V_o = (10\text{mV} - 5\text{mV})(10) = 50\text{mV}$$

Conclusion. To change the amplifier gain, *only a single resistor aR* now has to be adjusted. However, the buffered differential amplifier has one disadvantage: It can only drive floating loads. *Floating loads* are loads that have neither terminal connected to ground. To drive grounded loads, a circuit must be added that converts a differential input voltage to a single-ended output voltage. Such a circuit is the basic differential amplifier. The resulting circuit configuration, to be studied in Section 8-4, is called an *instrumentation amplifier.*

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Increasing Input Resistance: *Tăng điện trở vào*
- Adjustable Gain: *Độ lợi được điều chỉnh*

Translate the sections into Vietnamese - *Bài dịch các phần*

1. Tăng điện trở vào

Có hai điểm bất lợi đối với bộ khuếch đại vi sai căn bản cần phải được nghiên cứu chuyên sâu hơn. Nó có điện trở đầu vào thấp và độ lợi thay đổi thật khó khăn bởi vì tỷ số điện trở phải được liên kết. Điểm bất lợi thứ nhất bị loại bỏ bằng cách đệm hoặc cô lập đầu vào với các bộ lặp lại điện áp. Điều này được hình thành với hai bộ khuếch đại làm các bộ lặp lại điện áp ở hình 8.5a. Đầu ra của Op

Amp A_1 tương ứng với đất là E_1 và đầu ra của Op Amp A_2 tương ứng với đất là E_2. Điện áp đầu ra vi sai V_o được hình thành giữa hai đầu điện trở tải R_L. V_o bằng hiệu số điện trở giữa E_1 và E_2 ($V_o = E_1 - E_2$). Lưu ý rằng đầu ra của bộ khuếch đại vi sai căn bản ở hình 8.1 là một đầu ra một đầu có nghĩa rằng một phía của R_L được nối với đất, và V_o được đo từ pin đầu ra của Op Amp cho đến đất. Bộ khuếch đại vi sai đệm của hình 8.5a là một đầu ra của vi sai có nghĩa rằng không phía nào của R_L được nối với đất, và V_o chỉ được đo giữa hai đầu R_L.

2. Độ lợi được điều chỉnh

Điểm bất lợi thứ hai của bộ khuếch đại vi sai cơ bản đó là thiếu độ lợi được điều chỉnh. Vấn đề này bị loại bỏ bằng cách bổ sung thêm 3 điện trở và bộ khuếch đại đệm. Kết quả của việc đệm là bộ khuếch đại đầu vào vi sai phân trên đầu ra sai phân với độ lợi được điều chỉnh sẽ được minh hoạ trong hình 8.5b. Điện trở đầu vào cao được giữ lại bởi các bộ lặp lại điện áp.

Bởi vì điện áp đầu vào vi sai của mỗi một Op Amp bằng 0V, nên các điện áp tại các điểm 1 và 2 (tương ứng với đất) đều bằng E_1 và E_2. Do đó, điện áp giữa hai đầu của điện trở aR là $E_1 - E_2$. Điện trở aR có thể là một điện trở cố định một chiếc áp được dùng để điều chỉnh độ lợi. Dòng điện truyền qua aR là:

$$I = \frac{E_1 - E_2}{aR} \tag{8.4}$$

Trong đó E_1 nằm bên trên (hoặc dương hơn) E_2, chiều của I được minh hoạ trong hình 8.5b. I truyền qua các điện trở, cả hai điện trở được ký hiệu là R và điện áp giữa hai đầu của ba điện trở này đã xác lập giá trị V_o. Dưới dạng phương trình

$$V_o = (E_1 - E_2)\left(1 + \frac{2}{a}\right) \qquad (8.4)$$

Trong đó:

$$a = \frac{aR}{R} \qquad (8.5)$$

Kết luận: *Để thay đổi độ lợi của bộ khuếch đại, chỉ có một điện trở aR là được điều chỉnh. Tuy nhiên, bộ khuếch đại vi sai đệm cũng có một điểm bất lợi: nó chỉ có vận hành các tải di động. Các tải di động với các tải không có cực nào được nối với đất. Để vận hành các tải nối đất, một mạch phải được thêm vào để biến đổi một điện áp đầu vào sai phân sang một điện áp đầu ra. Một mạch như vậy là một bộ khuếch đại vi sai cơ bản. Cấu hình mạch kết quả được nghiên cứu trong phần 8.4, được gọi là một bộ khuếch đại công cụ.*

Topic 4

INSTRUMENTATION AMPLIFIER

1. Circuit Operation

The instrumentation amplifier (IA) is one of the most useful, precise, and versatile amplifiers available today. You will find at least one in every data acquisition unit. The basic IA is made from three op amps and seven resistors, as shown in Fig. 8-6. To simplify circuit analysis, note that the instrumentation amplifier is actually made by connecting a buffered amplifier [Fig. 8-5(b)] to a basic differential amplifier (Fig. 8-1). Op amp A_3 and its four equal resistors, *R*, form a differential amplifier with a gain of 1. Only the A_3 resistors have to be matched. The primed resistor, *R′* can be made variable to balance out any common-mode voltage, as shown in Fig. 8-2. Only *one resistor, aR, is* used to set the gain according to Eq. (8-6), repeated here for convenience:

$$\frac{V_o}{E_1 - E_2} = 1 + \frac{2}{a} \qquad (8\text{-}6)$$

where $a = aR/R$.

E_1 *is* applied to the (+) input and E_2 to the (-) input. V_o is proportional to the difference between input voltages. Characteristics of the instrumentation amplifier are summarized as follows:

1. The voltage gain, from differential input $(E_1 - E_2)$ to single-ended output, is set by *one* resistor.
2. The input resistance of both inputs is very high and does not change as the gain is varied.

3. V_o does *not* depend on the voltage common to both E_1 and E_2 (common-mode voltage), only on their difference.




FIGURE 8-6 Basic instrumentation amplifier model.

EXAMPLE 8-3

In Fig. 8-6, $R = 25\ \text{k}\Omega$ and $aR = 50\ \Omega$. Calculate the voltage gain.

Solution From Eq. (8-6),

$$\frac{aR}{R} = \frac{50}{25{,}000} = \frac{1}{500} = a$$

$$\frac{V_o}{E_1 - E_2} = 1 + \frac{2}{a} = 1 + \frac{2}{1/500} = 1 + (2 \times 500) = 1001$$

EXAMPLE 8-4

If aR is removed in Fig. 8-6 so that $aR = \infty$, what is the voltage gain?

Solution $a = \infty$, so

$$\frac{V_o}{E_1 - E_2} = 1 + \frac{2}{\infty} = 1$$

EXAMPLE 8-5

In Fig. 8-6, the following voltages are applied to the inputs. Each voltage polarity is given with respect to ground. Assuming the gain of 1001 from Example 8-3, find V_o for (a) $E_1 = 5.001$ V and $E_2 = 5.002$ V; (b) $E_1 = 5.001$ V and $E_2 = 5.000$ V; (c) $E_1 = -1.001$ V, $E_2 = -1.002$ V.

Solution (a) $V_o = 1001(E_1 - E_2) = 1001(5.001 - 5.002)\text{V}$


$= 1001(-0.001)\text{V} = -1.001\text{V}$

(b) $V_o = 1001(5.001 - 5.000)\text{V} = 1001(0.001)\text{V} = 1.001\text{V}$


(c) $V_o = 1001[-1.001 - (-1.002)]\text{V} = 1001(0.001)\text{V} = 1.001\text{V}$

2 Referencing Output Voltage

In some signal conditioning applications, it is desirable to offset the output voltage to a reference level other than 0 V. (For example, it would be convenient to position a pen on a chart recorder or an oscilloscope trace at a level other than zero.) This can be done quite easily by adding a reference voltage in series with one resistor of the basic differential amplifier. Assume that E_1 and E_2 are set equal to 0 Vin Fig. 8-6(a). The outputs of A_1 and A_2 will equal 0 V. Thus, we can show the inputs of the differential amplifier, A_3 as 0 V in Fig. 8-7(a).



(a) Op amp 3 of the IA in Fig. 8-6 has its "normally grounded" terminal brought out; the new terminal is called "reference terminal" R



(b) Practically, the reference voltage in (a) must have a very low output impedance; a buffering op amp solves the problem.

FIGURE 8-7 The output voltage of an instrumentation amplifier (IA) may be offset by connecting the desired offset voltage (+ or -) to the reference terminal.

An offset voltage or reference voltage V_{ref} is inserted in series with *reference* terminal *R*. V_{ref} is divided by 2 and applied to the A_3 op amp's (+) input. Then the noninverting

amplifier gives a gain of 2 so that V_o equals V_{ref}. Now V_o can be set to any desired offset value by adjusting V_{ref}. In practice V_{ref} is the output of a voltage-follower circuit as shown in Fig. 8-7(b).

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Circuit Operation: *Sự hoạt động của mạch*
- Referencing Output Voltage: *Điện áp đầu ra tham chiếu*

Translate the sections into Vietnamese - *Bài dịch các phần*

1. Sự hoạt động của mạch

Bộ khuếch đại công cụ (IA) là một trong số các bộ khuếch đại đa năng, chính xác và hữu dụng có sẵn ngày nay. Bạn sẽ thấy ít nhất một bộ khuếch đại trong bộ thu thập dữ liệu hàng ngày. IA cơ bản được làm từ 3 bộ khuếch đại và 7 điện trở như minh hoạ trong hình 8.6. Để đơn giản việc phân tích mạch này, cần lưu ý rằng bộ khuếch đại công cụ thật sự được chế tạo bằng cách nối kết một bộ khuếch đại đệm (buffered amplifier) (hình 8.5b) là một bộ khuếch đại vi sai căn bản (hình 8.1). Op Amp A_3 và bốn điện trở bằng nhau của nó, R, tạo nên một khuếch đại vi sai có độ lợi bằng 1. Chỉ có các điện trở A_3 được liên kết. Điện trở sơ cấp R' có thể là biến trở để làm cân bằng bất cứ điện áp tín hiệu chung nào, như minh hoạ trong hình 8.2. Một điện trở duy nhất là aR được dùng để xác lập độ lợi theo phương trình 8.6, sẽ được lặp lại ở đây để thuận tiện:

$$\frac{V_o}{E_1 - E_2} = 1 + \frac{2}{a} \qquad (8.6)$$

Ở đây: $a = aR/R$

E_1 được áp vào đầu vào (+) và E_2 được áp vào đầu vào (-). V_o tỷ lệ với hiệu số giữa các điện áp đầu vào. Các đặc trưng của bộ khuếch đại công cụ được khái quát hoá như sau.

1. *Độ lợi điện áp từ đầu vào sai phân (E_1 -E_2) đến đầu ra một đầu, được xác lập của một điện trở.*
2. *Điện trở vào của cả hai đầu vào rất cao và không thay đổi khi độ lợi thay đổi.*
3. *V_o không phụ thuộc vào điện áp chung cho cả E_1 và E_2 (điện áp tín hiệu chung), chỉ phụ thuộc vào hiệu số của chúng mà thôi.*

2. Điện áp đầu ra tham chiếu

Trong một vài ứng dụng điều hoà tín hiệu, ta cần phải dịch chuyển điện áp đầu ra sang một mức tham chiếu khác 0 V (Ví dụ: để thuận lợi ta đặt một cây bút hoặc một máy ghi biểu đồ hoặc một giao động khí một mức khác 0). Điều này có thể hoàn toàn thực hiện dễ dàng bằng cách bổ sung một điện áp tham chiếu ghép nối tiếp với một bộ điện trở khuếch đại sai phân cơ bản. Giả sử rằng E_1 và E_2 được cài đặt bằng 0V trong hình 8.6a. Các đầu ra của A_1 và A_2 sẽ bằng 0V. Như vậy, ta có thể biểu thị các đầu vào của bộ khuếch đại vi sai A_3 0V như trong hình 8.7a

Một điện áp dịch chuyển hoặc điện áp tham chiếu V_{ref} được dàn nối tiếp với cực tham chiếu cuối R. V_{ref} được chia cho 2 và áp vào đầu vào (+) của bộ Op Amp A_3. Sau đó bộ khuếch đại không đảo mạch cho ta một độ lợi bằng 2 để V_o bằng V_{ref}. Bây giờ V_o có thể được cài đặt sang bất cứ giá trị dịch chuyển ước muốn nào bằng cách điều chỉnh V_{ref}. Trong thực tế thì V_{ref} là đầu ra của một mạch bộ lặp lại điện áp như minh hoạ trong hình 8.7b.

Topic 5

SENSING AND MEASURING WITH THE INSTRUMENTATION AMPLIFIER

1 Sense Terminal

The versatility and performance of the instrumentation amplifier in Fig. 8-6 can be improved by breaking the negative feedback loop around op amp A_3 and bringing out three terminals. As shown in Fig. 8-8, these terminals are *output* terminal *0*, *sense* terminal S, and *reference* terminal *R*. If long wires or a current-boost transistor are required between the instrumentation amplifier and load, there will be voltage drops across the connecting wires. To eliminate these voltage drops, the sense terminal and reference terminal are wired *directly to the load.* Now, wire resistance is added equally to resistors in series with the sense and reference terminals to minimize any mismatch. Even more important, by sensing voltage at the load terminals and *not* at the amplifier's output terminal, feedback acts to hold load voltage constant. If only the basic differential amplifier is used, the out put voltage is found from Eq. (8-1) with $m = 1$. If the instrumentation amplifier is used, the output voltage is determined from Eq. (8-6).

This technique is also called *remote voltage sensing;* that is, you sense and control the voltage at the remote load and *not* at the amplifier's output terminals.

2 Differential Voltage Measurements

The schematic drawing of a low-cost instrumentation amplifier without a sense input terminal is presented in Fig.

8-9. The AD620 requires only one external resistor to set gains from 1 to 1000. The device can be purchased either in an 8-pin SOIC or DIP as shown in Fig. 8-9(a). The manufacturer gives the relationship between gain and R_G as

$$\text{Gain} = 1 + \frac{E_1 + E_2}{aR} \qquad (8\text{-}7)$$





FIGURE 8-8 Extending the sense and reference terminals to the load terminals makes V_o depend on the amplifier gain and the input voltages, not on the load current or load resistance.


For gain values of 1, 10, 100, and 1000, a table listing the R_G values is given in Fig. 8-9(b).

The usual way to measure V_{CE} of a working common-emitter amplifier circuit is to (1) measure collector voltage (with respect to ground), (2) measure emitter voltage

(with respect to ground), and (3) calculate the difference. The IA allows you to make the measurement in one step, as shown in Fig. 8-9(b). Since $E_1 = Vc_{collector}$ and $E_2 = V_{emitter}$,



(a) Top View.



Gain	R_G
1	∞
10	5.489 kΩ
100	499 Ω
1000	49.5 Ω

(b)

$$V_o = (1)(E_1 - E_2) = (1)(V_{collector} - V_{emitter}) = U_{CE} \qquad (8\text{-}8)$$

FIGURE 8-9 Package style in (a) and an IA are used to measure a floating differential voltage in (b).

EXAMPLE 8-6

Given V_o = 5 V in Fig. 8-9(b), find V_{CE}.

Solution From Eq. (8-8),

$$5V = (E_1 - E_2) = V_{CE}$$

EXAMPLE 8-7

Extend Example 8-6 as follows. Connect + In to the emitter and - In to ground, assume V_o measures 1.2 V, and calculate (a) emitter current I_E; (b) the voltage across R_L or V_{RL}.

Solution (a) Since $V_o = 1.2$ V, $E_1 - E_2 = 1.2$ V, and therefore $V_{RE} = 1.2$ V. Use Ohm's law to find I_E

$$I_E = \frac{V_{RE}}{R_E} = \frac{1.2V}{1k\Omega} = 1.2mA$$

(b)

$$V_{collector} = V_{CE} + V_{RE} = 5\text{V} + 1.2\text{V} = 6.2\text{V}$$

$$V_{RL} = V_{CC} - V_{collector} = 15\text{V} - 6.2\text{V} = 8.8\text{V}$$

Part (a) of this example shows how to measure current in a working circuit by measuring the voltage drop across a known resistor.

3 Differential Voltage-to-Current Converter

The AD620 instrumentation amplifier does not have a sense terminal. Therefore, if your application requires this terminal, choose another IA such as the AD524 or AD624. Figure 8-10 shows how to make an excellent current source that can sink or source dc current into a grounded load. It can also be an ac current source.

To understand how this circuit operates, one must understand that the IA's output voltage at pin 9 depends on load current, I_L, load resistor, R_L, and *current set resistor*, R_S. In equation form

$$V_9 = I_L R_S + I_L R_L \qquad \text{(8-9a)}$$




FIGURE 8-10 A differential voltage-to-current converter is made from an IA, op amp, and resistor.

The output voltage of an IA can also be expressed generally by

$$V_9 = V_{ref} + \text{gain}(E_1 - E_2) \qquad (8\text{-}9b)$$

The AD547 voltage follower forces the reference voltage to equal load voltage or $V_{ref} = I_L R_L$. Since the IA's gain is set for 10 in Fig. 8-10, we can rewrite Eq. (8-9b) as

$$V_9 = I_L R_L + 10(E_1 - E_2) \qquad (8\text{-}9c)$$

Equate Eqs. (8-9a) and (8-9c) to solve for I_L, which yields

$$I_L = 10\left(\frac{E_1 - E_2}{R_s}\right) \qquad (8\text{-}9d)$$

Equation (8-9d) indicates that load resistor, R_L, does *not* control load current; this is true as long as neither amplifier is forced to saturation. I_L is controlled by R_S and the difference between E_1 and E_2.

EXAMPLE 8-8

In the circuit of Fig. 8-10, $R_S = 1\ k\Omega$, $E_1 = 100$ mV, $E_2 = 0$ V, and $R_L = 5\ k\Omega$. Find (a) I_L; (b) V_{R_s}; (c) V_{ref}; (d) V_g.

Solution (a) From Eq. (8-9d),

$$I_L = 10\left(\frac{0.1V - 0V}{1000\Omega}\right) = 1mA$$

(b) $V_{R_s} = I_L R_s = (1\ mA)(1k\Omega) = 1V$

(c) $V_{ref} = I_L R_L = (1\ mA)(5k\Omega) = 5V$

(d) From Eq. (8.9a) or (8.9c),

$$V_g = I_L R_s + I_L R_L = 1V + 5V = 6V$$

or

$$V_g = V_{ref} + gain(E_1 - E_2) = 5V + 10(0.1V) = 6V$$

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Sense Terminal: *Cực nhạy cảm*
- Differential Voltage Measurements: *Đo điện áp sai phân*
- Differential Voltage-to-Current Converter: *Bộ biến đổi sai phân từ điện áp sang dòng điện*

Translate the sections into Vietnamese - *Bài dịch các phần*

1. Cực nhạy cảm

Tính đa năng và hoạt động của bộ khuếch đại công cụ trong hình 8.6 có thể được cải tiến bằng cách ngắt vòng

hồi tiếp âm chung quanh Op Amp A_3 và đưa ra 3 cực. Như minh hoạ trong hình 8.8, các cực này là cực đầu ra 0, cực nhạy S và cực tham chiếu R. Nếu các dây dài hoặc có một transistor tăng cường dòng điện cần phải có giữa bộ khuếch đại công cụ và tải, thì sẽ có một độ sụt áp giữa các dây nối kết. Để loại bỏ độ sụt áp này, cực nhạy và cực tham chiếu phải được quấn trực tiếp vào tải. Bây giờ điện trở được bổ sung thêm vào điện trở ghép nối tiếp với cực nhạy và cực tham chiếu để thu nhỏ tối thiểu bất kỳ sự không tương kết nào. Có một điều quan trọng hơn nữa, bằng cách đo tính nhạy cảm của điện áp tại các cực tải chứ không phải tại các cực đầu ra của bộ khuếch đại, bộ hồi tiếp hoạt động để huỷ điện áp giữ điện áp tải không đổi. Nếu chỉ có bộ khuếch đại sai phân cơ bản được dùng, thì điện áp đầu ra được tìm từ phương trình 8.1 với m =1. Nếu bộ khuếch đại công cụ được dùng, thì điện áp đầu ra được xác định từ phương trình 8.6.

Kỹ thuật này còn được gọi là đo độ nhạy điện áp từ xa, có nghĩa rằng bạn đo độ nhạy và điện áp tại một tải ở xa chứ không phải tại một cực đầu ra của bộ khuếch đại.

2. Đo điện áp sai phân

Bản vẽ sơ đồ của một bộ khuếch đại công cụ giá thành thấp mà không cần phải có một cực vào nhạy được trình bày trong hình 8.9. AD620 chỉ yêu cầu có một điện trở ngoài để xác lập độ lợi từ 1 đến 1000. Thiết bị này có thể được mua trong một SOIC hoặc DIP như minh hoạ trong hình 8.9a. Các nhà sản xuất sẽ cho bạn biết mối quan hệ giữa độ lợi và R_G như

$$\text{Độ lợi} = 1 + \left(\frac{49,400}{R_G}\right) \qquad (8.7)$$

Đối với các giá trị độ lợi bằng 1, 10, 100, và 1000, một bảng giá trị R_G được cho trong hình 8.9b.

3. Bộ biến đổi sai phân từ điện áp sang dòng điện

Bộ khuếch đại công cụ AD620 không có một cực nhạy. Do đó, nếu ứng dụng của bạn yêu cầu nếu có cực này, chọn một IA khác chẳng hạn như AD524 hoặc AD624. Hình 8.10 minh họa cách tạo nên một nguồn dòng điện xuất sắc để có thể giảm hoặc nguồn dòng điện dc vào một tải đất. Nó cũng có thể là một nguồn dòng điện xoay chiều.

Để tìm hiểu hoạt động của mạch này, trước tiên ta phải hiểu rằng điện áp đầu ra IA nằm tại pin 9 phụ thuộc dòng điện tải I_L, điện trở tải R_L, và dòng điện xác lập R_s. Dưới dạng phương trình:

$$V_9 = I_L R_s + I_L R_L \qquad (8.9a)$$

Điện áp đầu ra của một IA cũng có thể được biểu thị theo:

$$V_9 = V_{ref} + \text{gain}\,(E_1 - E_2) \qquad (8.9b)$$

Bộ lặp lại điện áp AD547 thúc đẩy điện áp tham chiếu phải bằng điện áp tải hoặc $V_{ref}=I_L R_L$. Bởi vì độ lợi của IA được xác lập bằng 10 trong hình 8.10, chúng ta viết lại phương trình 8.9b như sau:

$$V_9 = I_L R_L + 10(E_1 - E_2) \qquad (8.9c)$$

Cho phương trình 8.9a và 8.9c bằng nhau để giải tính được I_L, ta có

$$I_L = 10\left(\frac{E_1 - E_2}{R_s}\right) \qquad 8.9d)$$

Phương trình 8.9d chỉ ra rằng điện trở R_L không điều khiển dòng điện tải; điều này nhập đúng khi không có bộ khuếch đại nào được tác động vào vùng bão hoà. I_L được điều khiển bằng R_s và hiệu số giữa E_1 và E_2.

Topic 6

THE INSTRUMENTATION AMPLIFIER AS A SIGNAL CONDITIONING CIRCUIT

In Lesson 3, we mentioned that some sensor circuits are designed with a differential output. However, the input voltage to a microcontroller is with respect to ground and hence is single ended. Therefore we need a signal conditioning circuit (SCC) that has a differential input and a single-ended output-the instrumentation amplifier. We begin by introducing a sensor circuit with a differential output.

1 Introduction to the Strain Gage

A strain gage is a conducting wire whose resistance changes by a small amount when it is lengthened or shortened. The change in length is small, a few millionths of an inch. The strain gage is bonded to a structure so that the percent change in length of the strain gage and structure are identical.

A foil-type gage is shown in Fig. 8-11(a). The active length of the gage lies along the transverse axis. The strain gage must be mounted so that its transverse axis lies in the same direction as the structure motion that is to be measured [see Figs. 8-11 (b) and (c)]. Lengthening the bar by tension lengthens the strain gage conductor and increases its resistance. Compression reduces the gage's resistance because the normal length of the strain gage is reduced.

2 Strain-Gage Material

Strain gages are made, from metal alloy such as constantan, Nichrome V, Dynaloy, Stabiloy, or platinum alloy. For

high-temperature work they are mad6 of wire. For moderate temperature, strain gages are made by forming the metal alloy into very thin sheets by a photoetching process. The resultant product is called a foil-type strain gage and a typical example is shown in Fig. 8-11(a).




FIGURE 8-11 Using a strain gage to measure the change in length of a structure.

3 Using Strain-Gage Data

In the next section, we show that our instrumentation measures only the gage's *change* in resistance ΔR. The manufacturer specifies the unstrained gage's resistance R. Once ΔR has been measured, the ratio $\Delta R/R$ can be calculated. The manufacturer also furnishes a specified *gage* factor (GF) for each gage. The gage factor is the ratio of the percent change in resistance of a gage to its percent change in length. These percent changes may also be expressed as decimals. If the ratio $\Delta R/R$ is divided by gage factor G the result is the ratio of the *change* in length of the gage Δ L to its original length L. Of course the structure where the gage is mounted has the same Δ L/L. An example will show how gage factor is used.

EXAMPLE 8-9

A 120-Ω strain gage with a gage factor of 2 is affixed to a metal bar. The bar is stretched and causes a ΔR of 0.001Ω. Find $\Delta L/L$.

Solution

$$\frac{\Delta L}{L}=\frac{\Delta R/R}{GF}=\frac{0.001\Omega/120\Omega}{2}$$

$\simeq$ 4.1 microinches / inch

The ratio $\Delta L/L$ has a name. It is called *unit strain*. It is the unit strain data (we have developed from a measurement of ΔR) that mechanical engineers need. They can use this unit strain data together with known characteristics of the structural material (modulus of elasticity) to find the *stress* on the beam. *Stress is the amount of force acting on a unit area.* The unit for stress is pounds per square inch (psi). If the bar in Example 8-9 were made of mild steel, its stress

would be about 125 psi. *Strain is the deformation of a material resulting from stress,* or $\Delta L/L$.

4 Strain-Gage Mounting

Before mounting a strain gage the surface of the mounting beam must be cleaned, sanded, and rinsed with alcohol, Freon, or methyl ethyl ketone (MEK). The gage is then fastened permanently to the cleaned surface by Eastman 910, epoxy, polymide adhesive, or ceramic cement. The manufacturer's procedures should be followed carefully.

5 Strain-Gage Resistance Changes

It is the *change* of resistance in a strain gage ΔR that must be measured and this change *is small.* ΔR has values of a few milliohms. The technique employed to measure small resistance change is discussed next.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction to the Strain Gage: *Giới thiệu về một dưỡng đo biến dạng (dưỡng đo ứng suất)*
- Strain-Gage Material:*Vật liệu cấu tạo dưỡng đo biến dạng*
- Using Strain-Gage Data: *Sử dụng dữ liệu dưỡng đo ứng suất*
- Strain-Gage Mounting: *Chế tạo dưỡng đo ứng suất*
- Strain-Gage Resistance Changes: *Các thay đổi điện trở của dưỡng đo biến dạng*

Translate the sections into Vietnamese - *Bài dịch các phần*

1. Giới thiệu về một dưỡng đo biến dạng (dưỡng đo ứng suất)

Một dưỡng đo ứng suất là một dây dẫn điện trở của nó thay đổi một lượng rất nhỏ lúc nó được kéo dài hoặc được rút ngắn. Sự thay đổi chiều dài, chỉ một phần triệu inch.

Dưỡng đo được minh hoạ trong hình 8.11a. Chiều dài hoạt động của dưỡng nằm dọc theo trục hoành. Dưỡng đo ứng suất phải được cấu tạo sao cho trục hoành của nó nằm cùng chiều chuyển động của cấu trúc phải được đo (xem hình 8.11b và 8.11c). Việc kéo dài thanh bằng cách cán dải dưỡng đo sẽ làm tăng điện trở của nó. Việc nén làm giảm hiệu điện trở của dưỡng bởi vì chiều dài bình thường của dưỡng đo bị rút ngắn.

2. Vật liệu cấu tạo dưỡng đo biến dạng

Các dưỡng đo biến dạng được làm từ hợp kim chẳng hạn như constantan, Nichrome V, Dynaloy, Stabiloy, hoặc hợp kim platinum. Được hoạt động ở nhiệt độ cao chúng phải được cấu tạo từ sợi dây. Đối với nhiệt độ bình thường các dưỡng đo biến dạng được làm bằng cách chế tạo hợp kim thành các thanh rất mỏng. Sản phẩm kết quả được gọi là hiệu ứng suất kiểu phôi và ví dụ minh hoạ ở hình 8.11a.

3. Sử dụng dữ liệu dưỡng đo ứng suất

Trong phần dữ liệu, chúng ta chứng tỏ rằng công cụ chỉ đo các thay đổi của dưỡng theo điện trở ΔR. Các nhà sản xuất chỉ định điện trở R điện trở của dưỡng không bị căng dạng. Một khi ΔR được đo thì chỉ số của điện trở $\Delta R/R$ có thể

có thể được tính. Nhà sản xuất cung cấp một thừa số dưỡng đặc biệt (GF) ứng với mỗi dưỡng. Thừa số dưỡng này làtỷ số của sự thay đổi dưỡng phần trăm điện trở của một dưỡng chia cho sự thay đổi phần trăm chiều dài của nó. Những sự thay đổi phần trăm này cũng có thể biểu thị dưới dạng thập phân. Nếu tỷ số $\Delta R/R$ được chia cho thừa số dưỡng là G thì kết quả cho ta tỷ số sự thay đổi chiều dài của dưỡng là ΔL chia cho chiều dài gốc L. Lẽ dĩ nhiên cấu trúc ở nơi mà dưỡng được cấu tạo giống hệt như $\Delta L/L$. Ví dụ sau đây sẽ minh hoạ cách sử dụng thừa số của dưỡng.

Tỷ số $\Delta L/L$ cũng có một tên. Nó được gọi là độ biến dạng đơn vị. Đây là dữ liệu biến dạng đơn vị (chúng ta đã phát triển về số đo của ΔR) mà các kỹ sư cơ khí cần đến. Họ có thể sử dụng dữ liệu biến dạng đơn vị cùng với các đặc trưng đã được biết với một vật liệu cấu trúc (modulus đàn hồi) để tìm ứng suất trên thanh dẫn. Ứng suất chính là lượng lực tác động lên một đơn vị diện tích. Đơn vị của ứng suất là poud chia cho inch vuông (psi). Nếu thanh trong ví dụ 8.9 được cấu tạo từ thép đúc, thì ứng suất của nó khoảng chừng 125 psi. Sự biến dạng chính là độ biến dạng của vật liệu kết quả từ suất, hoặc $\Delta L/L$.

4. Chế tạo dưỡng đo ứng suất

Trước khi đúc một dưỡng đo ứng suất bề mặt của dầm đúc phải được làm sạch, loại bỏ cát bằng cách dùng alcohol, freon, hoặc methy ethyl ketone (MEK). Dưỡng sau đó được buộc chặt vĩnh viễn vào bề mặt đã lau sạch bởi Eastman 910, epoxy, polymide adhesise, hoặc xi măng ceramic. Các phương pháp của nhà sản xuất cũng cần được xem xét cẩn thận.

5. Các thay đổi điện trở của dưỡng đo biến dạng

Đây là sự thay đổi điện trở trong một dưỡng đo biến dạng ΔR nó phải được đo và sự thay đổi này thật nhỏ. ΔR có các giá trị khoảng chừng một vài miliohm. Kỹ thuật chuyên sâu để đo các sự thay đổi điện trở nhỏ này được thảo luận ở phần kế tiếp.

Topic 7

MEASUREMENT OF SMALL RESISTANCE CHANGES

1 Need for a Resistance Bridge

To measure resistance, we must first find a technique to convert the *resistance change* to a current or voltage for display on an ammeter or voltmeter. If we must measure a small *change* of resistance, we will obtain a very small voltage *change*. For example, if we passed 5 mA of current through a 120 Ω strain gage, the voltage across the gage would be 0.600 V. If the resistance *changed* by 1 mΩ, the voltage *change* would be 5 μV. To display the 5 μV change, we would need to amplify it by a factor of, for example, 1000 to 5 mV. However, we would also amplify the 0.6V by 1000 to obtaifl 600V plus 5 mV. It is difficult to detect a 5 mV difference in a 600-V signal. Therefore, we need a circuit that allows us to amplify only the *difference* in voltage across the strain gage caused by a *change* in resistance. The solution is found in the Wheatstone bridge circuit.

2 Basic Resistance Bridge

The strain gage is placed in one arm of a resistance bridge, as shown in Fig. *8-12*. Assume that the gage is unstrained, so that its resistance = R. Also assume that R_1, R_2, and *R3* are all precisely equal to *R*. (This unlikely assumption is dealt with in Section *8-8.)* Under these conditions $E_1 = E_2 = E/2$ and $E_1 - E_2 = 0$. The bridge is said to be *balanced*. If the strain gage is *compressed, R* would decrease by ΔR and the differential

voltage $E_1 - E_2$ would be given by

$$E_1 - E_2 = E\frac{\Delta R}{4R}$$

This approximation is valid because $2\ \Delta R << \Delta R$ for strain gages.

Equation *(8-10)* shows that E should be made large to maximize the bridge differential output voltage, $E_1 - E_2$.




FIGURE 8-12 The resistor bridge arrangement and supply voltage E convert a resistance change in the strain gage ΔR to a differential output voltage $E_1 - E_2$. If $R = 120\ \Omega$, $E = 10V$, and $R = 1\ \text{m}\Omega$, $E_1 - E_2 = 22\ \mu V$

EXAMPLE 8-10

If $\Delta R = 0.001\ \Omega$, $R = 120\ \Omega$, and $E = 1.0$ V in Fig. *8-12,* find the output of the bridge, $E_1 - E_2$.

Solution From Eq. *(8-10),*

$$E_1 - E_2 = 1.0V \times \frac{0.001\Omega}{(4)(120)\Omega} = 2.2\mu V$$

If E is increased to 10 V, then $E_1 - E_2$ will be increased to 22 μV.

An instrumentation amplifier can then be used to amplify the differential voltage $E_1 - E_2$ by 1000 to give an output of about 22 mV per milliohm of ΔR.

We conclude that a voltage E and bridge circuit plus an instrumentation amplifier can convert a change in resistance of 1 mΩ to an output voltage change of 22 mV.

3 Thermal Effects on Bridge Balance

Even if you succeed in balancing the bridge circuit of Fig. 8-12, it will not stay in balance because slight temperature changes in the strain gage cause resistance change equal to or greater than those caused by strain. This problem is solved by mounting another identical strain gage immediately adjacent to the working strain gage so that both share the same thermal environment. Therefore, as temperature changes, the added gage's resistance changes exactly as the resistance of the working gage. The added gage provides automatic temperature compensation, and is appropriately called the *temperaturecompensation* or *dummy gage.*

The temperature-compensation gage is mounted with its transverse axis perpendicular to the transverse axis of the working gage, as shown in Fig. 8-13. This type of standard gage arrangement is available from manufacturers. The new gage is connected in place of resistor R_1 in the bridge circuit of Fig. 8-12. Once the bridge has been balanced, R of the temperature-compensation gage and working gage track one another to hold the bridge in balance. Any unbalance is caused strictly by ΔR of the working gage due to strain.




FIGURE 8-13 The temperature compensation gage has the same resistance changes as the working gage with changes in temperature. Only the working gage changes resistance with strain. By connecting in the bridge circuit of Fig. 8-12 as shown, resistance changes due to temperature changes are automatically balanced out.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Need for a Resistance Bridge: *Sự cần thiết để có một cầu điện trở*
- Basic Resistance Bridge: *Cầu điện trở căn bản*
- Thermal Effects on Bridge Balance *Sự ảnh hưởng nhiệt trên sự cân bằng của cầu*

Translate the sections into Vietnamese - *Bài dịch các phần*

1. Sự cần thiết để có một cầu điện trở

Để đo điện trở trước tiên chúng ta phải dùng kỹ thuật biến đổi thay đổi điện trở thành một dòng điện hoặc điện áp để hiển thị trên một ampe kế hoặc vôn kế. Nếu chúng ta muốn đo một sự thay đổi điện trở nhỏ ta phải tìm một sự thay đổi điện áp rất nhỏ. Ví dụ nếu chúng ta chuyển 5mA dòng điện qua một dưỡng đo biến dạng 120Ω thì điện áp giữa hai đầu của dưỡng là 0.600V. Nếu điện trở thay đổi một lượng 1mΩ, thì điện áp thay đổi khoảng chừng 5μV. Để hiển thị sự thay đổi 5μV, ta cần phải khuếch đại nó theo một thừa số chẳng hạn như từ 1000 cho đến 5 mV. Tuy nhiên, ta cũng cần khuếch đại 0.6V lên 1000 để tìm được 600V cộng với 5mV. Thật khó để dò tìm một sự sai biệt 5mV trong một tín hiệu 600V. Do đó, ta cần phải có một mạch khuếch đại chỉ có hiệu điện thế giữa hai đầu của dưỡng đo do sự thay đổi điện trở gây ra. Giải pháp được tìm thấy trong mạch cầu Wheatstone.

2. Cầu điện trở căn bản

Dưỡng đo biến dạng được đặt ở một nhánh của một cầu điện trở như minh hoạ trong hình 8.12. Giả sử rằng dưỡng này không được căng để điện trở của nó bằng R. Giả sử rằng R_1, R_2, và R_3 tất cả đều bằng R một cách chính xác. (Trong điều kiện này thì $E_1 = E_2 = E/2$ và $E_1 - E_2 = 0$. Cầu được gọi là cân bằng. Nếu dưỡng đo được nén thì R giảm một lượng ΔR và hiệu điện thế $E_1 - E_2$ sẽ được cho bởi công thức :

$$E_1 - E_2 = E\frac{\Delta R}{4R} \qquad (8.10)$$

Phép xấp xỉ này là đúng bởi vì $2\Delta R << 4R$ ứng với các dưỡng đo.

Phương trình 8.10 cho thấy rằng E sẽ lớn để cực đại hoá điện áp đầu ra sai phân, $E_1 - E_2$.

3. Sự ảnh hưởng nhiệt trên sự cân bằng của cầu

Thậm chí nếu bạn thành công cân bằng trong một mạch cầu ở hình 8.12, thì nó vẫn không ở trong trạng thái cân bằng lâu dài bởi vì có sự thay đổi nhẹ về nhiệt độ trong dưỡng đo sẽ gây nên sự thay đổi điện trở bằng hoặc lớn hơn những sự thay đổi xảy ra cho dưỡng. Sự cố này sẽ được thay đổi bằng cách đúc một dưỡng đo khác chế với dưỡng đo đang hoạt động để cả hai dưỡng được chia sẻ với môi trường nhiệt giống nhau. Do đó, khi nhiệt độ thay đổi thì điện trở của dưỡng bổ sung cũng thay đổi một cách chính xác y hệt như điện trở của dưỡng đang hoạt động. Dưỡng bổ sung cung cấp một sự bù nhiệt tự động và nó được gọi là dưỡng nghiệp dư hoặc dưỡng bù trừ nhiệt độ.

Dưỡng bù trừ nhiệt độ được đúc với trục nằm ngang vuông góc với trục nằm ngang của dưỡng hoạt động như minh hoạ trong hình 8.13. Dưỡng sắp xếp dưỡng chuẩn này có sẵn do những nhà sản xuất nối ở chỗ điện trở R_1 trong mạch cầu ở hình 8.12. Một khi mạch cầu cân bằng thì R của dưỡng bù trừ nhiệt độ và dưỡng hoạt động hỗ tương lên nhau để giữ cho cầu được cân bằng. Bất cứ sự không cân bằng nào cũng gây nên một sự thay đổi ΔR của dưỡng hoạt động do bởi sự biến dạng.

Topic 8

BALANCING A STRAIN-GAGE BRIDGE

1 The Obvious Technique

Suppose that you had a working gage and temperature-compensation gage in Fig. 8-14 that are equal to within 1 mΩ. To complete the bridge, you install two 1 %, 120-Ω resistors. One is high by 1 % at 121.200 Ω and one is low by 1 % at 118.800 Ω. They must be equalized to balance the bridge. To do so, a 5-Ω, 20-turn balancing pot is installed, as shown in Fig. 8-14. Theoretically, the pot should be set as shown to equalize resistances in the top branches of the bridge at 122.500 Ω.

Further assume that an instrumentation amplifier with a gain of 1000 is connected to the bridge of Fig. 8-14. From Example 8-10, the output of the instrumentation amplifier (IA) will be about 22 mV per milhohm of unbalance. This means that the 5 Ω pot must be adjusted to within 1 m Ω of the values shown, so that $E_1 - E_2$ and consequently V_o of the IA will equal 0 V ± 22 mV.

Unfortunately, it is very difficult in practice to adjust for balance. This is because each turn of the pot is worth 5 Ω/20 turns = 250 m Ω. When you adjust the pot it is normal to expect a backlash of ±1/50 of a turn. Therefore, your best efforts result in an unbalance at the pot of about ±5 m Ω. You observe this unbalance at the IA's output, where V_o changes by ±0.1 V on either side of zero as you fine-tune the 20-turn pot. It turns out there is a better technique that uses an ordinary linear potentiometer (3/4 turn) and a single resistor.




FIGURE 8-14 Balance pot R_B is adjusted in an attempt to make $E_1 - E_2 = 0$ V

2 The Better Technique

To analyze operation of the balance network in Fig. 8-15, assume that the R_2 and R_3 bridge resistors are reasonably equal, to within ±1%. The strain gage's resistance should have equal resistances within several milliohms if the working gage is not under strain.

Resistor R_{B_1}, is an ordinary 3/4-turn linear pot. Its resistance should be about 1/10 or less than resistor R_{B_2}, so that the voltage fE depends only on E and the decimal fraction f. Values of f vary from 0 to 1.0 as the pot is adjusted from one limit to the other. R_{B_1} should be 10 or more times the gage resistance.

Resistor R_{B_2} is chosen to be greater than 10 or more times R_{B_2}. Under these conditions R_{B_2} does not load down the voltage-divider action of R_{B_1}. Also, the size of R_{B_2} determines the maximum balancing current that can be injected into, or extracted from, the E_2 node. The pot setting f determines how much of that maximum current is injected or extracted.




FIGURE 8-15 Improved balance network. RB_1 and RB_2 allow easy adjustment of V_o to 0 V.

Balancing action is summarized by observing that if f > 0.5, a small current is injected into the E_2 node and flows through the temperature gage to ground, this makes E_2 more positive. If f < 0.5 current is extracted from the E_2 node, this increases current through R_2 to make E_2 less positive.

In a real bridge setup, begin with RB_2 = *100k*Ω and RB_1 = *10* kΩ. Monitor V_o of the IA and check the balancing action. If the variation in V_o is larger than you want, increase RB_2 to 1000 *M* and recheck the balance action. The final value of RB_2 is selected by experiment and depends on the magnitude of unbalance between R_2 and R_3

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- The Obvious Technique: *Kỹ thuật bình thường*
- The Better Technique: *Kỹ thuật tốt hơn*

Translate the sections into Vietnamese - *Bài dịch các phần*

1. Kỹ thuật bình thường

Giả sử rằng bạn đã có dưỡng hoạt động và dưỡng bù trừ nhiệt độ như trong hình 8.14 bằng nhau bên trong 1mΩ. Để hoàn tất cầu, bạn cần lắp đặt hai điện trở 1%, 120Ω. Một điện trở cao hơn khoảng 1% tại 121.200Ω và một điện trở thấp hơn khoảng 1% tại 118.800Ω. Chúng phải được làm bằng nhau để cân bằng cầu. Để thực hiện điều này thì một công cụ cân bằng 5Ω, 20 vòng được lắp đặt như minh hoạ trong hình 8.14. Xét về mặt lý thuyết thì công cụ này sẽ được cài đặt như minh hoạ để làm bằng nhau các điện trở trên nhánh bên trên của cầu tại 122.500Ω.

Giả sử rằng có một bộ khuếch đại công cụ với độ lợi là 1000 được mắc vào cầu của hình 8.14. Từ ví dụ của hình 8.14, đầu ra của bộ khuếch đại công cụ (IA) sẽ không cân bằng với một giá trị khoảng chừng 22mV chia cho miliohm. Điều này có nghĩa là công cụ 5Ω phải được điều chỉnh trong phạm vi 1mΩ của các giá trị được cho để $E_1 - E_2$ và V_o của IA sẽ bằng 0V ±22mV.

Không may, trong thực tế thật khó điều chỉnh để được sự cân bằng. Điều này bởi vì mỗi một vòng trong công cụ thì có giá trị 5Ω/20 vòng = 250mΩ. Lúc bạn điều chỉnh công cụ, thì bình thường hi vọng có một sự chạy không (bước chết) khoảng chừng $\pm\frac{1}{50}$ của một vòng. Do đó, nỗ lực tốt nhất của bạn sẽ đưa đến kết quả có sự không cân bằng tại công cụ khoảng chừng ±5Ω. Bạn quan sát sự không bằng này tại đầu ra của IA, ở đây V_o thay đổi một

lượng ±0.1V trên mỗi một phía của 0 khi bạn có thể chấp nhận chỉnh công cụ 20 vòng. Hiện nay có một kỹ thuật tốt hơn vốn sử dụng bộ chiếc áp tuyến tính bình thường ($\frac{3}{4}$ vòng) và một điện trở bình thường.

2. Kỹ thuật tốt hơn:

Để phân tích hoạt động của một mạng cân bằng trong hình 8.15, giả sử rằng các điện trở cầu R_2 và R_3 bằng nhau, bên trong phạm vi ±1%. Điện trở của dưỡng đo biến dạng sẽ phải bằng điện trở bên trong nhiều miliohm nếu dưỡng hoạt động không ở điều kiện biến dạng.

(Điện trở R_{B_1} là một cực công cụ tuyến tính 3/4 vòng bình thường. Giá trị điện trở của nó khoảng chừng 1/10 hoặc nhỏ hơn điện trở R_{B_2} để điện áp fE chỉ phụ thuộc vào E và phần thập phân f. Các giá trị của f biến thiên từ 0 cho đến 1.0 khi công cụ được điều chỉnh từ một giới hạn này sang một giới hạn khác. R_{B_1} sẽ bằng 10 hoặc nhiều hơn điện trở của dưỡng.

Điện trở R_{B_2} được chọn sẽ lớn hơn 10 hoặc lớn hơn nhiều lần R_{B_2}. Trong những điều kiện này R_{B_2} không được tải xuống để làm hoạt động bộ chia điện áp của R_{B_2}. Cũng vậy, kích thước R_{B_2} xác định dòng điện cân bằng cực đại có thể được truyền vào hoặc được kích ra khỏi nút E_2. Việc xác lập công cụ xác định số lượng tối đa mà cường độ dòng điện được truyền vào hoặc được xuất ra.

Hoạt động cân bằng được khái quát hoá bằng cách khảo sát rằng nếu f >0.5, thì một dòng điện nhỏ được đưa vào nút E_2 chạy qua dưỡng nhiệt độ để đến đất, điều này làm

cho E_2 dương hơn. Nếu f < *0.5 cường độ dòng điện được xuất ra từ nút E_2, thì điều này sẽ làm tăng cường độ dòng điện truyền qua R_2 để làm cho E_2 ít dương.*

Trong một cấu trúc cầu ý tưởng, bắt đầu với R_{B_2} = *100 k*Ω *và* R_{B_1} = *10k*Ω. *Hãy giám sát V_o của IA và kiểm tra hoạt động cân bằng. Nếu sự biên sự biến thên V_o lớn hơn những gì bạn muốn, thì hãy tăng* R_{B_2} *lên đến 1000k*Ω *và kiểm tra lại hoạt động cân bằng. Giá trị sau cùng của* R_{B_2} *được chọn theo thí nghiệm và phụ thuộc vào độ lớn của lượng không cân bằng giữa R_2 và R_3*


Topic 9

INCREASING STRAIN-GAGE BRIDGE OUTPUT


A single working gage and a temperature-compensation gage were shown to give a differential bridge output in Fig. 8-12 of

$$E_1 - E_2 = E\frac{\Delta R}{4R} \qquad (8\text{-}11)$$

This bridge circuit and placement of the gages is shown again in Fig. 8-16(a).




(a) Single working gage gives $E_1 - E_2 = E\frac{\Delta R}{4R}$.



(b) Two working gages double the $E_1 - E_2$ output over that of (a).

FIGURE 8-16 Comparison of sensitivity for three strain-gage bridge arrangements. (ΔR is small with respect to R for foil strain gages.)



(c) Four working gages quadruple the $E_1 - E_2$ over that of (a).

FIGURE 8-16 (Continued)

The bridge output voltage $E_1 - E_2$ can be doubled by doubling the number of working gages, as in Fig. 8-16(b). Gages 1-2 and 5-6 are the working gages and will increase resistance (tension) if force is applied as shown. By arranging the working gages in opposite arms of the bridge and the temperature gages in the other arms, the bridge output is

$$E1 - E2 = E\frac{\Delta R}{2R + \Delta R} \simeq E\frac{\Delta R}{2R} \qquad (8\text{-}12)$$

If the structural member experiences bending as shown in Fig. 8-16(c), even greater bridge sensitivity can be obtained. The upper side of the bar will lengthen (tension) to increase the resistance of the working strain gages by $+\Delta R$. The lower side of the bar will shorten (compression) to decrease the working strain gages by $-\Delta R$.

The tension gages 1-2 and 5-6 are connected in opposite arms of the bridge. Compression gages 3-4 and 7-8 are connected in the remaining opposite arms of the bridge. The

gages also temperature-compensate one another. The output of the four-straingage arrangement in Fig. 8-16(c) is quadrupled over the single-gage bridge to

$$E_1 - E_2 = E\frac{\Delta R}{R} \qquad (8\text{-}13)$$

Of course, each bridge arrangement in Fig. 8-16 should be connected to a balance network (which, for clarity, was not shown) (see Fig. 8-15 and Topic 8-8). Note that the output of the four-gage bridge is linear.

COMPREHENSION - ĐỌC HIỂU

Translate the sections into Vietnamese - *Bài dịch các phần*

Một dưỡng hoạt động và một dưỡng nhiệt độ được minh hoạ cho ta một đầu ra cầu sai phân trong hình 8.12

$$E_1 - E_2 = E\frac{\Delta R}{4R} \qquad (8.11)$$

Mạch cầu này và vị trí của các dưỡng được minh hoạ một lần nữa trong hình 8.16a.

Điện áp đầu ra của cầu E_1 - E_2 có thể được tăng lên gấp đôi bằng cách gấp đôi số các dưỡng hoạt động như trong hình 8.16b. Dưỡng 1 - 2 và 5 - 6 là những dưỡng hoạt động sẽ tăng điện trở nếu lực được áp dụng như minh hoạ. Bằng các sắp xếp các dưỡng hoạt động theo các nhánh đối nghịch nhau của cầu và các dưỡng nhiệt độ nằm trong các nhánh khác thì đầu ra của cầu là

$$E1 - E2 = E\frac{\Delta R}{2R + \Delta R} \simeq E\frac{\Delta R}{2R} \qquad (8.12)$$

Nếu thành phần cấu trúc chịu một sức uốn cong như minh hoạ trong hình 8.16c, thậm chí lớn hơn độ nhạy của cầu có thể tìm thấy. Cạnh bên trên của cầu sẽ được làm dài (kéo dãn) để gia tăng điện trở của biến dạng hoạt động theo một đại lượng $+\Delta R$. Cạnh dưới của thanh sẽ được rút ngắn (được nén) để giảm các dưỡng biến dạng hoạt động một lượng $-\Delta R$.

Các dưỡng căng 1 - 2 và 5 - 6 được nối kết trên các cạnh đối nghịch của cầu. Các dưỡng nén 3 - 4 và 7 - 8 được nối kết trên các cạnh đối ngược còn lại của cầu. Các dưỡng cũng bù trừ nhiệt độ với nhau. Đầu ra của bốn dưỡng biến dạng được sắp xếp như trong hình 8.16 c và được gấp bốn lần so với cầu của một dưỡng

$$E_1 - E_2 = E\frac{\Delta R}{R} \qquad (8.13)$$

Dĩ nhiên, mỗi một sắp xếp cầu trong hình 8.16 sẽ được nối kết với một mạng cân bằng (xem hình 8.15 và chủ đề 8-8). Lưu ý rằng đầu ra của cầu bốn dưỡng là tuyến tính.

Topic 10

A PRACTICAL STRAIN-GAGE APPLICATION

As shown in Fig. 8-17, an AD620 (Analog Devices) instrumentation amplifier (IA) is connected to a bridge arrangement of four strain gages. The gages are 120Ω, SR4, foil-type strain gages. They are mounted on a steel bar in accordance with Fig. 8-16(c). Also the balance network of Fig. 8-15 is connected to the strain-gage bridge. R_{B_2} was selected, after experiment, as 100 kΩ. Strain gages were mounted in strict accordance with the manufacturer's instructions (BLH Electronics, Inc.). From the table in Fig. 8-9(b) R_G is selected for a gain of 1000.

EXAMPLE 8-11

The SCC of Fig. 8-17 is used to measure the strain resulting from deflection of a steel bar. V_o is measured to be 100 mV Calculate (a) ΔR; (b) $\Delta R/R$; (c) $\Delta L/L$. The gain is 1000. The gage factor is 2.0.

Solution (a) Find $E_1 - E_2$ from

$$E_1 - E_2 = \frac{V_0}{\text{độ lợi}} = \frac{100mV}{1000} = 0.1mV$$

From Eq. (8-13):

$$\Delta R = \frac{R(E_1 - E_2)}{E} = \frac{120\Omega(0.1\times10^{-3})}{5.0V}$$

$$= 0.0024\Omega = 2.4\text{m}\Omega$$

(b) $\frac{\Delta R}{R} = \frac{0.0024\Omega}{120\Omega} = 0.000020 = 20\times10^{-6}\,\mu\Omega/\Omega$

(c) From gage factor = (Δ R/ R)(Δ L/L), we obtain

$$\frac{\Delta L}{L} = \frac{20\times10^{-6}}{2} = 10\times10^{-6} = 10\mu in/in$$

Note: Resistor R_{B_3} is selected to restrict gage current *below* 25 mA to limit selfheating.

Since we now know the value of strain from Δ *L/L,* we can look up the modulus of *elasticity* for steel, $E = 30 \times 10^6$. The *stress* can be calculated from

stress = E *X* strain = $(30 \times 10^6)(10 \times 10^{-6}) = 300$ psi




FIGURE 8-17 The AD620 instrumentation amplifier is used to amplify the output of the four working strain gages [see Fig. 8-16(c)].

Topic 11

MEASUREMENT OF PRESSURE, FORCE, AND WEIGHT

Example 8-11 illustrated how pressure could be measured by a strain-gage system. The mechanical engineers can be given $\Delta L/L$ by electrical personnel, who can measure $\Delta R/R$ and look up the gage factor. From the value of $\Delta L/L$, the mechanical engineers and technicians can calculate pressure on a structure. Since pressure is force per unit area, they can calculate force by measuring the structure's area.

Furthermore, the weight of an object exerts a force on any supporting structure. By installing a strain gage on the supporting structure, you can weigh very heavy objects such as a gravel-filled truck or a 747 aircraft.

COMPREHENSION - ĐỌC HIỂU

Translate the sections into Vietnamese - *Bài dịch các phần*

Ví dụ 8.11: Minh hoạ cách đo áp suất bằng một hệ thống biến dạng. Các kỹ sư cơ khí có thể được cung cấp $\Delta L/L$, họ có thể đo $\Delta R/R$ và tìm kiếm hệ số của dưỡng. Từ giá trị của $\Delta L/L$, các kỹ sư cơ khí và các kỹ thuật viên có thể tính áp suất trên một cấu trúc. Bởi vì áp suất chính là lực tác động trên một đơn vị diện tích nên họ có thể tính lực bằng cách đo diện tích của cấu trúc.

Chuyên sâu hơn nữa, trọng lượng của một vật sẽ tác động một lực trên bất cứ cấu trúc đỡ nào. Bằng cách cài đặt một dưỡng đo biến dạng cấu trúc đỡ, bạn có thể tính trọng lượng của các vật rất nặng, chẳng hạn như các máy bay hoặc các tàu chất đầy hàng hoá.

Topic 12

BASIC BRIDGE AMPLIFIER

1. Introduction

Some transducers can be connected into a lower-parts-count signal conditioning circuit called a bridge amplifier. An op amp, four resistors, and a transducer form the basic bridge amplifier in Fig. 8-18(b). The transducer in this case is any device that converts an environmental change to a resistance change. For example, a *thermistor* is a transducer whose resistance decreases as temperature increases. A *photoconductive* cell is a transducer whose resistance decreases as light intensity increases. For circuit analysis, the transducer is represented by a resistor R plus a *change* in resistance ΔR. R is the resistance value at the desired reference, and ΔR is the amount of change in R. For example, a UUA 41J1 thermistor has a resistance of $10{,}000\,\Omega$ at a reference of 25°C. A temperature change of + 1° to 26°C results in a thermistor resistance of $9573\,\Omega$. ΔR is found to be negative from

$$R_{transducer} = R_{reference} + \Delta R$$


$$9573\Omega = 10{,}000\Omega + \Delta R$$

$$\Delta R = -427\Omega$$


Since we have defined 25°C to be the reference temperature, we define the reference resistance to be $R_{ref} = 10{,}000\Omega$. Our definitions force ΔR to have a negative sign if the transducer's resistance is less than R_{ref}

To operate the bridge, we need a stable bridge voltage E, which may be either ac or dc. E should have an internal

resistance that is small with respect to R. The simplest way to generate E is to use a voltage divider across the stable supply voltages as shown in Fig. 8-18(a). Then connect a simple voltage follower to the divider. For the resistor values shown, E can be adjusted between +10 and -10 V.



(a) A bridge exitation voltage must have the low output resistance of a voltage follower and be derived from a regulated, stable voltage source.



(b) Practical bridge amplifier.

FIGURE 8-18 This bridge amplifier outputs a voltage that is directly proportional to the *change* in transducer resistance.

2 Basic Bridge Circuit Operation

A basic low-parts-count bridge circuit is presented in Fig. 8-18(b). Resistors R_1 are 1% low Tempco (metal-film) resistors. Current I is constant and set by R_1, R_{ref}> and E. That is, $I = E/(R_1 + R_{ref})$. Note that transducer current is *constant* and equal to I because the voltage drops across both R_1 resistors are equal ($E_d = 0\ V$).

The resistor from (+) input to ground is always chosen to equal the reference resistance of the transducer. We want V_o to be zero volts when $R_{trans} = R_{ref}$. This will allow us to calibrate or check operation of the bridge. For Fig. 8-18(b), ΔR is the input and V_o is the output. The output-input relation is given by

$$V_0 = -E\left(\frac{\Delta R}{R_{ref} + R}\right) = -I\Delta R$$

where $I = E/(R_{ref} + R), \Delta R = R_{trans} - R_{ref}$

Zeroing procedure

1. Place the transducer in the reference environment: for example, 25°C.
2. Adjust R_{ref} until $V_o = 0$ V.

Normally, it is too costly to control an environment for test or calibration of a single circuit. Therefore, (1) replace the transducer, R_{trans}, with a resistor equal to R_{ref} (2) now, ΔR equals zero; (3) from Eq. (8-14), V_o should also be equal to zero.

Suppose that V_o is close to, but not equal to, zero. You want to adjust V_o to precisely zero volts.

1. Check that the R_1 resistors are equal to within 1%.

2. Check that the replacement transducer R_{ref} equals the value of R_{ref} [from (+) input to ground in Fig. 8-18(b)] within 1%.
3. Use an op amp with a low do offset such as the OP-177.

3 Temperature Measurement with a Bridge Circuit

In this section we show how to design a low-parts-count temperature-measuring system to illustrate a design procedure.

DESIGN EXAMPLE 8-12

Design a temperature-to-voltage converter that will measure temperatures between 25° and 50°C.

Design Procedure

1. *Select any thermistor* on a trial basis. The thermistor converts a temperature change to a resistance change. Select the Fenwal UUA41J1 and list its corresponding temperature versus resistance as in Table 8-1. (Note the nonlinearity between temperature and resistance.)
2. *Select the reference temperature.* At the reference temperature, V_o must equal zero. Select either the low limit of 25°C or the high limit of 50°C. We shall select the low limit of 25°C for this example. *We have just defined* R_{ref} R_{ref} is equal to the transducer's resistance at the reference temperature. Specifically, T_{ref} = 25°C; therefore, $R_{ref} = 10{,}000\Omega$. Now calculate ΔR for each temperature from

$$R_{trans} = R_{ref} + \Delta R$$

At 50°C,

$$3603\Omega = 10{,}000\Omega + \Delta R$$

$$\Delta R = -6397\Omega$$

Note the negative sign for ΔR.

TABLE 8-1 Resistance versus Temperature of a UUA41J1 Thermistor

3. Predict the voltage-temperature characteristics. We shall

Temp. (°C)	R_{trans}		
25	10,000	1983	
30	8,057		Ohmic change for 5°C change
35	6,530		nonlinear
40	5,327		
45	4,370	767	
50	3,603		Ohmic change for 5°C change

select the bridge circuit of Fig. 8-18 because it converts a resistance change ΔR into an output voltage [see Eq. (8-14)].

a. Select resistors R_1 to equal 10Ω, 1%.

b. Make a trial choice for *E = 1.0 V.*

If you are wondering why we should make these particular choices, the answer is that (1) $10k\Omega$ resistor sizes are readily available, and (2) a 1-V selection will give us an idea of the size of V_o. If later you want to double or triple V_o, simply double or triple *E*.

c. Calculate I from Eq. (8-14).

$$I = \frac{E}{R_{ref} + R_1} = \frac{1V}{10k\Omega + 10k\Omega} = 0.050mA$$

d. Calculate V_o for each value of *R* and tabulate the results (see Table 8-2). From Eq. (8-14),

$$V_o = -I\,\Delta R$$

For 50°C,

$$V_o = -(0.050 \text{ mA})(-6397\Omega) = 310 \text{ mV}$$

4. *Document performance.* V_o *is* plotted against temperature in Fig. 8-19, where the design circuit is also drawn.




FIGURE 8-19 Solution to Design Example 8-12. An input temperature change of 25° to 50°C gives an output voltage change of 0 to 319 mV.The circuit is a temperature-to-voltage converter.

TABLE 8-2 Calculations for Temperature-to-Voltage Converter

Temp. (°C)	R_{trans} (Ω)	ΔR (Ω)	V_o (mV)
25	10000	0	0
30	8057	−1943	97
35	6530	−3470	173
40	5327	−4673	233
45	4370	−5630	281
50	3603	−6397	319

Summary review and comments. Example 8-12 shows how a bridge circuit converts the resistance change of a transducer into a voltage change. The circuit output voltage is linear with respect to ΔR [see Eq. (8-14)]. However, ΔR *is not* linear with respect to temperature (see Table 8-1 and Fig. 8-19). Therefore, V_o is *not* linear with respect to temperature. The bridge simply transmits the nonlinearity of the thermistor.

The sensitivity of the temperature-to-voltage converter can be increased easily by increasing E. The maximum value of E is set by the maximum thermistor current to avoid self-heating, typically 1 mA. Therefore, E has a maximum value of

$$E = I(R_{ref} + R_T) = (1 \text{ mA})(10 + 10) \text{ k}\Omega = 20 \text{ V}$$

If we want to increase the 319-mV output span ($E = 1$ V) to a 5.0-V span for the input to a microcontroller, simply increase E by 15.67 to 15.67 V [(5.0 V/0.319 V = 15.67)].

4 Bridge Amplifiers and Computers

Thus far, the bridge amplifier shown converts temperature changes to a voltage. In Lesson 2 you studied the principles of how a voltage change could be converted into a change of

high time by a pulse-width modulator. Those principles can be used again to communicate between the analog world of continuous temperature variation and the digital world of the computer. The bridge amplifier provides measurement; the PWM provides an interface. Another method is to have the output voltage of Fig. 8-19 applied to the A/D converter of a microcontroller. Note that the nonlinearity of the thermistor can be compensated for by a software program known as piecewise linearization. (See *Data Acquisition and Process Control with the HC11 Microcontroller* 2nd Edition by F. Driscoll, R. Coughlin, and R. Villanucci, published by Prentice Hall.)

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Basic Bridge Circuit Operation: *Hoạt động của mạch cầu căn bản*
- Temperature Measurement with a Bridge Circuit: *Đo nhiệt độ với một mạch cầu*
- Bridge Amplifiers and Computers: *Bộ khuếch đại cầu và máy tính*

Translate the sections into Vietnamese - *Bài dịch các phần*

8.12.1. Giới thiệu:

Một vài bộ biến đổi có thể được nối vào mạch điều hoà tín hiệu được gọi là bộ khuếch đại cầu. Một Op Amp, bốn điện trở và một bộ biến đổi tạo nên bộ khuếch đại cầu trong hình 8.18b. Bộ biến đổi trong trường hợp này là bất cứ thiết bị nào để biến đổi một sự thay đổi môi trường sang một sự thay đổi nhiệt độ. Ví dụ thermistor *là một*

bộ biến đổi mà điện trở của nó giảm khi nhiệt độ tăng. Một tế bào quang dẫn là một bộ biến đổi mà điện trở của nó giảm khi cường độ ánh sáng tăng. Để phân tích mạch điện, bộ biến đổi được hiển thị bằng một điện trở R cộng với sự thay đổi của điện trở và ΔR. *R chính là giá trị điện trở tại thời điểm tham chiếu* ΔR *là lượng thay đổi R. Ví dụ một UUA41J1* thermistor *thì có điện trở bằng* $10.000\,\Omega$ *tại nhiệt độ tham chiếu* 25^0C. *Sự thay đổi nhiệt độ* $+1^0$ *tức là lên đến* 26^0C. *thì kết quả của điện trở một* thermistor *bằng* $9573\,\Omega$. ΔR *là giá trị âm từ*

$$R_{transducer} = R_{reference} + \Delta R$$

$$9573\,\Omega = 10{,}000\,\Omega + \Delta R$$

$$\Delta R = -427\,\Omega$$

Bởi vì chúng ta đã xác định 25^0C *về nhiệt độ tham chiếu nên ta cần xác định điện trở tham chiếu là* $R_{ref} = 10{,}000\,\Omega$. *Theo định nghĩa thì lực tác động lên* ΔR *phải mang dấu âm nếu điện trở của bộ biến đổi nhỏ hơn* R_{ref}

Để làm hoạt động cầu ta cần phải có một điện áp cầu ổn định hơn E, nó có thể là ac hoặc dc. E sẽ có một điện trở trong nhỏ tương ứng với R. Cách đơn giản nhất để tạo ra E đó là sử dụng một bộ chia điện áp bắc ngang qua nguồn của điện áp ổn định như minh họa trong hình 8.18a. Sau đó nối kết một bộ lặp lại đơn giản và một bộ chia. Các giá trị điện trở có thể minh họa, E có thể được điều chỉnh giữa +10 và - 10V.

2. Hoạt động của mạch cầu căn bản

Mạch cầu căn bản được trình bày trong phần 8.18b. Điện trở R_1 *bằng 1% của các điện trở Tempco thấp (phim kim loại). Cường độ dòng điện I không đổi được xác lập bởi*

R_1, R_{ref} và E. Có nghĩa rằng $I = E/(R_1 + R_{ref})$. Lưu ý rằng dòng điện trong bộ biến đổi và hằng số bằng I bởi vì độ sụt áp giữa hai đầu của các điện trở R_1 sẽ bằng nhau ($E_d = 0V$).

Điện trở từ đầu vào (+) cho đến đất luôn luôn được chọn để bằng với điện trở tham chiếu của bộ biến đổi. Chúng ta muốn cho $V_o = 0V$ lúc $R_{trans} = R_{ref}$. Điều này cho phép chúng ta định chuẩn hoặc kiểm tra hoạt động của cầu.

Đối với hình 8.18b, ΔR là đầu vào, V_o là đầu ra. Biểu thức đầu vào - đầu ra được cho như sau:

$$V_0 = -E\left(\frac{\Delta R}{R_{ref} + R}\right) = -I\Delta R$$

Trong đó: $I = E/(R_{ref} + R), \Delta R = R_{trans} - R_{ref}$

Phương pháp zero hoá:

1. *Đặt bộ biến đổi vào môi trường tham chiếu: ví dụ 25^0C.*
2. *Điều chỉnh R_{ref} = cho đến $V_o = 0$ V.*

Bình thường để điều chỉnh một môi trường để điều khiển hoặc định chuẩn một mạch đòi hỏi rất tốn kém. Do đó, (1) thay đổi bộ biến đổi R_{trans} với điện trở R_{ref} (2) bây giờ $\Delta R = 0$; (3) từ phương trình 8.14, V_o sẽ bằng 0.

Giả sử rằng V_o tiến đến 0 nhưng không bằng 0. Bạn muốn điều chỉnh V_o sang chính xác là 0V.

1. *Kiểm tra rằng điện trở R_1 bằng nhau trong phạm vi 1%.*
2. *Kiểm tra rằng bộ biến đổi R_{ref} thay thế bằng giá trị của R_{ref} (từ đầu vào (+) cho đến đất trong hình 8.18b) trong phạm vi 1%.*
3. *Sử dụng một Op Amp với dịch chuyển dc thấp chẳng hạn như OP-177.*

3. Đo nhiệt độ với một mạch cầu

Trong phần này chúng ta minh hoạ cách thiết kế một hệ thống đo nhiệt độ để minh hoạ phương pháp thiết kế.

Ôn tập tổng quát và ghi chú: *Ví dụ 8.12 cho thấy cách mà một mạch cầu biến đổi sự thay đổi của một máy biến đổi sang một sự thay đổi điện áp. Điện áp đầu ra của mạch này là tuyến tính tương ứng với ΔR (xem phương trình 8.14). Tuy nhiên, ΔR không tuyến tính tương ứng với nhiệt độ (xem hình 8.1 và 8.19). Do đó, V_o không tuyến tính tương ứng với nhiệt độ. Cầu sẽ truyền đặc điểm không tuyến tính của* thermistor.

Độ nhạy cảm của bộ biến đổi nhiệt độ sang điện áp có thể gia tăng một cách dễ dàng bằng cách tăng E. Giá trị cực đại của E được xác lập bởi cường độ dòng điện thermistor *cực đại để tránh hiện tượng sự phát nhiệt, thường khoảng 1mA. Do đó, E có một giá trị cực đại là*

$$E = I(R_{ref} + R_1) = (1mA)(10 + 10)\,k\Omega = 20V$$

Nếu bạn muốn tăng độ mở đầu ra là 319 mV (E = 1V) sang độ mở 5.0V ứng với đầu vào của một bộ vi điều khiển, thì đơn giản chỉ cần tăng E một lượng 15.67 đến 15.67V(5.0V/0.139V = 15.67)

4. Bộ khuếch đại cầu và máy tính

Nghiên cứu chuyên sâu hơn bộ khuếch đại cầu được trình bày sẽ biến đổi sự thay đổi nhiệt độ sang một điện áp. Trong chương 2 chúng ta đã nghiên cứu nguyên lý về cách mà điện áp thay đổi có thể được biến đổi thành sự thay đổi về thời gian bởi một bộ biến đổi độ rộng xung. Những nguyên lý này có thể được dùng dựa trên sự giao tiếp giữa thế giới tương tự của sự biến thiên nhiệt độ liên

tục và thế giới kỹ thuật số của máy tính. Bộ khuếch đại cầu cung cấp một phép đo; PWM cung cấp một giao diện. Một phương pháp nữa đó là phải có điện áp đầu ra của hình 8.19 áp vào để biến đổi A/D của một bộ vi điều khiển. Lưu ý rằng tính không tuyến tính của điện áp thermistor *có thể được bù trừ bởi một chương trình phần mềm được gọi là tuyến tính hoá.*

Topic 13


ADDING VERSATILITY TO THE BRIDGE AMPLIFIER

1 Grounded Transducers


In some applications it is necessary to have one terminal of the transducer connected to ground. The standard technique is shown in Fig. 8-20(a). Note that current I depends on transducer resistance (in Figs. 8-18 and 8-19, the current was constant). Note also that V_o is not linear with ΔR because ΔR appears in the denominator of the equation for V_o versus ΔR. Finally, in contrast with Design Example 8-10, if E_i is positive and T_{ref} is at the low end of the scale, V_o goes negative for negative values of ΔR. That is, if R_{trans} is a thermistor, V_o goes more negative as temperature increases.

2 High-Current Transducers

If the current required by the transducer is higher than the current capability of the op amp (5 mA), use the circuit of Fig. 8-20(b). Transducer current is furnished from E Resistors mR are chosen to hold their currents to about 1 to 4 mA. Transducer current and output voltage may be found from the equation in Fig. 8-20(b). If the transducer current is very small (high-resistance transducers), the same circuit can be used except that the mR resistors will be smaller than R to hold output current of the op amp at about 1 mA. BiFET op amps such as the AD548 have small bias currents (see Lesson 9).



(a) Bridge amplifier with grounded transducer.



(b) Some transducers require currents larger than the op amp can supply. The transducer's current is scaled down by the multiplying factor m so that feedback current supplied by the op amp is I/m.

FIGURE 8-20 The bridge amplifier is used with a grounded transducer in (a) and with a high current transducer in (b).

COMPREHENSION - ĐỌC HIỂU

Translate the sections into Vietnamese - *Bài dịch các phần*

BỔ SUNG CHỨC NĂNG ĐA DẠNG CHO BỘ KHUẾCH ĐẠI CẦU

1. Bộ biến đổi tiếp đất

Trong vài ứng dụng ta cần thiết phải có một đầu của bộ biến đổi được nối với đất. Kỹ thuật chuẩn được minh họa trong hình 8.20. Lưu ý rằng dòng điện I phụ thuộc vào bộ biến đổi (xem hình 8.18 và 8.19, dòng điện không đổi). Lưu ý rằng V_0 không tuyến tính với ΔR bởi vì ΔR xuất hiện trong mẫu số của phương trình ứng với V_0 biến thiên theo ΔR. Sau cùng, ngược với thiết kế ở ví dụ 8.10, nếu E_i dương và T_{ref} nằm ở vị trí đầu thấp của thang chia, V_0 tiến đến giá trị âm ứng với giá trị âm của ΔR. Điều này có ngh ĩa rằng, nếu R_{trans} là một thermistor, thì V_0 sẽ âm hơn độ tăng.

2. Bộ biến đổi dòng điện cao

Nếu dòng điện yêu cầu phải có bộ biến đổi để nó cao hơn khả năng của dòng điện op amp (5 mA), sử dụng mạch ở hình 8.20(b). Dòng điện biến đổi từ E điện trở mR được chọn giữ cho dòng điện từ khoảng chừng 1 đến 4 mA. Dòng điện biến đổi và điện áp đầu ra có thể được tìm từ phương trình ở hình 8.20(b). Nếu dòng điện biến đổi rất nhỏ (bộ biến đổi có điện trở rất cao), thì mạch điện này có thể được dùng ngoại trừ mR điện trở phải nhỏ hơn R để giữ cho dòng điện ra của op amp là điện trở phải nhỏ hơn R để giữ cho dòng điện ra của op amp khoảng chừng 1mA. Các op am BiFET chẳng hạn như AD548 có các dòng điện thiên áp nhỏ (xem bài 9)

PROBLEMS

8-1. In Fig. 8-1, m = 20, $E_i = 0.2$ V, and $E_2 = 0.25$ V. Find V_o.

8-2. If $V_o = 10$ V in Fig. 8-1, $E_1 = 7.5$ V, and $E_2 = 7.4$ V, find m.

8-3. If $E_{CM} = 5.0$ V in Fig. 8-2a, find V_o.

8-4. For the differential amplifier circuit of Fig. 8-2(b), all the resistors are equal to 10k Ω except R_2, which is mismatched by 5 Ω ($R_2 = 10$k Ω + 5 Ω). What is the common mode rejection of the circuit?

8-5. Design the differential amplifier circuit of Fig. 8-2(b) for a gain of 4. The input resistors R_1 and R_3 are equal to 25 kΩ.

8-6. A circuit has a common-mode rejection ratio of 100,000. What is the common-mode rejection?

8-7. A circuit has a CMR of 75 dB. What is the common-mode rejection ratio?

8-8. In Fig. 8-3, $E_i = 2$ mV and $E_n = 50$ mV. What is the output voltage due to **(a)** E_i; **(b)** E_n?

8-9. In Fig. 8-4, $E_i = 2$ mV and $E_n = 50$ mV What is the output voltage due to (a) E_i; (b) E_n?

8-10. What is the main advantage of a differential amplifier over an inverting amplifier with respect to an input noise signal voltage?

8-11. Find V_o in Fig. 8-5(b) if $E_1 = -5$ V and $E_2 = -3$ V.

8-12. In Fig. 8-5(b), $R = 10$ kΩ and $aR = 2$ kΩ. If $E_1 = 1.5$ V and $E_2 = 0.5$ V, find V_o

8-13. In Fig. 8-6 the overall gain is 21 and $V_o = 3$V. Determine **(a)** $E_1 - E_2$; **(b)** a.

8-14. In Fig. 8-6, $R = 25\ \text{k}\Omega$, $aR = 100\,\Omega$, $E_i = 1.01$ V, and $E_2 = 1.02$ V. Find V_o

8-15. If $V_{ref} = 5.0$V in Fig. 8-7, find **(a)** V_o; **(b)** the voltage at the (+) input with respect to ground.

8-16. Refer to the circuit of Fig. P8-16. Complete the table below for each input condition.

	E_1 (V)	E_2 (V)	E_3 (V)	V_o	V at (+) input
(a)	−2	−2	0		
(b)	−2	−2	2		
(c)	2	−2	−2		
(d)	2	0	2		




FIGURE P8-16

8-17. Refer to the voltage-to-current converter of Fig. 8-10. Assume that the AD524 is wired for a gain of 1 [no wires on pins 13 and 3]. The load current is now $I_L = (E_1 - E_2)/R_S$. Let $R_S = 1\ \text{k}\Omega$, $E_2 = 0$ V or ground, and $E_i = 1$ V. **(a)** Will the direction of I_L be up or down in Fig. 8-10? **(b)** Find I_L. **(c)** Find the voltage across R_L if $R_L = 100\ \Omega$. **(d)** Find the output voltage of the IA (V9) if $R_L = 3$ kΩ.

8-18. Repeat Problem 8-17 except change E_2 = ground and E_1 = 1 V. (Note that Section 8-5.3 tells you how to make an ac voltage-controlled current source for a grounded load.)

8-19. Change E_1 to -1 V in Problem 8-17. (a) Would V_o be positive or negative with respect to ground? (b) Would V_o decrease or increase in *magnitude* as temperature increased?

8-20. In Fig. 8-16, the value for R = 120.00 n, ΔR = *1*.2 mΩ, and E = *10*.0 V Find $(E_1 - E_2)$ for the strain-gage arrangement of (a) Fig. 8-16(a); (b) Fig. 8-16(b); (c) Fig. 8-16(c).

8-21. Assume that an IA with a gain of 1000 is wired to the bridges of Problem 8-20. Find V_o for each of the three bridge arrangements.

8-22. Consider a gage factor of 2 in Problems 8-20 and 8-21 and calculate $\Delta L/L$ for each bridge arrangement.

8-23. Refer to Section 8-12.3. To gain experience with this type of bridge circuit, repeat Design Example 8-13 (except change only your reference temperature to 50°C. R_L remains at 10 kΩ and E = 1 V). Present your solution in the same format as shown in Table 8-2 and Fig. 8-19. Redraw the new design schematic like that of Fig. 8-19. [Remember that R_{ref} will now be 3603Ω so that I = 1 V/ (10,000 + 3603)Ω = 73.51 μA.]

8-24. You want a circuit that has an increasing magnitude of output voltage as temperature of a thermistor increases. You put the thermistor in the feedback loop [see Fig. 8-18(b)]. Would you choose R_{ref} at the low or the high end of the temperature scale? (*Hint:* Compare V_o vs. V_T of Design Example 8-13 with the solution of Problem 8-23.) This problem forces you to face briefly the issue of "human engineering." People want to see an increasing voltage as temperature increases.

LESSON

9

DC Performance: Bias, Offsets, and Drift

LEARNING OBJECTIVES

Upon completion of this lesson on dc performance, you will be able to:

- ❑ Name the op amp characteristics that add dc error components to the output voltage.
- ❑ Show how an op amp requires a small bias current at both (-) and (+) inputs to activate its internal transistors.
- ❑ Give the definition for input offset voltage and show how it is modeled in an op amp circuit.
- ❑ Write the equation for input offset current in terms of the bias currents.
- ❑ Calculate the effect of input offset voltage on the output voltage of either an inverting or noninverting amplifier.
- ❑ Calculate the effects of bias currents on the output voltage of an inverting or noninverting amplifier.
- ❑ Calculate the value of and install a compensating resistor to minimize the errors in output voltage caused by bias currents.
- ❑ Connect a nulling circuit to null out any errors due to

bias currents and input offset voltage.

- ❑ Measure offset voltage and bias currents.
- ❑ Understand the dc characteristics of present-day op amps versus earlier versions.
- ❑ Understand the difference between CMRR of an op amp and an op amp circuit.
- ❑ Calculate power supply rejection ratio.

MỤC ĐÍCH YÊU CẦU VÀ BỐ CỤC

Sau khi hoàn thành chương hoạt động dc này, bạn sẽ có thể:

- ❑ *Nhận biết tên các đặc trưng của Op Amp để bổ sung thêm các thành phần sai số dc vào điện áp đầu ra.*
- ❑ *Biểu thị cách mà một Op Amp yêu cầu một dòng điện áp nhỏ tại cả đầu vào (-) và đầu vào (+) để kích hoạt các transistor bên trong của nó.*
- ❑ *Nêu định nghĩa về điện áp xê dịch đầu vào biểu thị cách mà nó được tạo mô hình trong một mạch Op Amp.*
- ❑ *Viết phương trình dòng điện xê dịch đầu vào theo các số hạng của các dòng điện thiên áp.*
- ❑ *Tính tác động của điện áp dịch chuyển đầu vào trên điện áp đầu ra của một bộ khuếch đại đảo mạch hoặc bộ khuếch đại không đảo mạch.*
- ❑ *Tính ảnh hưởng của dòng thiên áp trên điện áp đầu ra một bộ khuếch đại đảo mạch hoặc bộ khuếch đại không đảo mạch.*
- ❑ *Tính giá trị và cài đặt một điện trở bù trừ để cực tiểu hoá sai số trong điện áp đầu ra được gây ra do bởi các dòng điện thiên áp.*
- ❑ *Nối một mạch trống (nulling circuit) để loại bỏ bất cứ sai số nào do bởi dòng thiên áp và điện áp dịch chuyển*

đầu vào.

- *Đo điện áp dịch chuyển vào dòng thiên áp.*
- *Tìm hiểu các đặc trưng dc của các Op Amp ngày nay đối chiếu với các thiên áp trước đây.*
- *Tìm hiểu sự khác biệt giữa CMRR của một Op Amp và một mạch Op Amp.*
- *Tính tỷ số loại thải ở nguồn điện.*

INTRODUCTION

The op amp is widely used in amplifier circuits to amplify dc or ac signals or combinations of them. In do amplifier applications, certain electrical characteristics of the op amp can cause large errors in the output voltage. The ideal output voltage should be equal to the product of the dc input signal and the amplifier's closed-loop voltage gain. However, the output voltage may have an added error component. This error is due to differences between an ideal op amp and a real op amp. If the ideal value of output voltage is large with respect to the error component, then we can usually ignore the op amp characteristic that causes it, but if the error component is comparable to or even larger than the ideal value, we must try to minimize the error. Op amp characteristics that add error components to the do output voltage are

1. Input bias currents
2. Input offset current
3. Input offset voltage
4. Drift

When the op amp is used in an ac amplifier, coupling capacitors eliminate dc output-voltage error. Therefore, characteristics 1 to 4 are often unimportant in ac applications. However, there are new problems for ac amplifiers:

5. Frequency response
6. Slew rate

Frequency response refers to how voltage gain varies as frequency changes. The most convenient way to display such data is by a plot of voltage gain versus frequency. Op amp manufacturers give such a plot for open-loop gain versus frequency. A glance at the plot quickly shows how much gain is

obtainable at a particular frequency.

If the op amp has sufficient gain at a particular frequency, there is still a possibility of an error being introduced in V_e. This is because there is a fundamental limit imposed by the op amp (and certain circuit capacitors) on *how fast the output voltage can change.* If the input signal "tells" the op amp output to change faster than it can, distortion is introduced in the output voltage. The op amp characteristic responsible for this type of error is its internal capacitance. This type of error is called *slew-rate limiting.*

Op amp characteristics and the circuit applications that each type of error *may* affect are summarized in Table 9-1. The first four characteristics can limit do performance; the last two can limit ac performance.

Op amp characteristics that cause errors primarily in do performance are studied in this chapter. Those that cause errors in ac performance are studied in Lesson 10. We begin with input bias currents and ways in which they cause errors in the do output voltage of an op amp circuit.

TABLE 9-1 OP AMP Applications and Characteristics That Affect Operation

Op amp characteristic that may affect performance	Op amp application			
	Dc amplifier		Ac amplifier	
	Small output	Large output	Small output	Large output
1. Input bias current	Yes	Maybe	No	No
2. Offset current	Yes	Maybe	No	No
3. Input offset voltage	Yes	Maybe	No	No
4. Drift	Yes	No	No	No
5. Frequency response	No	No	Yes	Yes
6. Slew rate	No	Yes	No	Yes

In addition to these characteristics the user may need to consider common-mode and power supply rejection ratios. These values may be specified under static test but vary dynamically.

Topic 1


INPUT BIAS CURRENTS

Transistors within the op amp must be *biased* correctly before any signal voltage is applied. Biasing correctly means that the transistor has the right value of base and collector current as well as collector-to-emitter voltage. Until now, we have considered that the input terminals of the op amp conduct no signal or bias current. This is the ideal condition. Practically, however, the input terminals do conduct a small value of dc current to bias the op amps' transistors (see Appendix 1). A simplified diagram of the op amp is shown in Fig. 9-1(a). To discuss the effect of input bias currents, it is convenient to model them as current sources in series with each input terminal, as shown in Fig. 9-1(b).


The (-) input's bias current, I_{B-} will usually not be exactly equal to the (+) input's bias current, I_{B+}. Manufacturers specify an *average* input bias current I_B, which is found by adding the *magnitudes* of I_{B+} and I_{B-} and dividing this sum by 2. In equation form

$$I_B = \frac{|I_{B+}| + |I_{B-}|}{2} \qquad (9.1)$$

where $|I_{B+}|$ is the magnitude of I_{B+} and $|I_{B-}|$ is the magnitude of I_{B-}. The range of I_B is from 1 μA or more for general-purpose op amps to 1 pA or less for op amps that have field-effect transistors at the input. There are op amps referred to as electrometer operational amplifiers that have ultralow input bias currents less than 60 fA (fA-femto amperes-10^{-15}A). These



(a) Simplified op amp input circuit.



(b) Model for bias currents.

FIGURE 9-1 Origin and model of dc input bias currents.

devices are used in special signal conditioning circuits such as those required for pH measurements. They require careful attention to circuit board design and input signal connections.

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - *Bài dịch*

CÁC DÒNG ĐIỆN BIẾN ÁP ĐẦU VÀO

Các transistor bên trong Op Amp phải được tạo một cách chính xác khi bất cứ tín hiệu nào được áp vào chúng. Tạo thiên áp một cách chính xác có nghĩa rằng transistor phải có giá trị đúng về cường độ dòng điện mềm, cường độ dòng điện góp cũng như điện áp cực góp - trên - cực phát. Cho đến bây giờ chúng ta đã thấy rằng đầu vào của Op Amp không có tín hiệu cũng như dòng điện thiên áp. Đây là điều kiện lý tưởng. Tuy nhiên, trong thực tế các đầu vào lại dẫn một giá trị nhỏ của cường độ dòng điện dc để tạo thiên áp cho transistor của Op Amp (xem phụ lục 1). Sơ đồ được đơn giản hoá của Op Amp được minh hoạ trong hình 9.1a. Để thảo luận ảnh hưởng của các dòng thiên áp đầu vào, ta phải lập mô hình chúng dưới dạng là các nguồn của cường độ dòng điện được ghép nối tiếp với mỗi một cực đầu vào, như minh hoạ trong hình 9.1b.

Cường độ dòng điện thiên áp đầu vào (-), I_{B-}, sẽ luôn luôn không bằng chính xác với cường độ dòng điện thiên áp đầu vào, I_{B+}. Các nhà sản xuất chỉ định một cường độ dòng điện thiên áp đầu vào trung bình I_B, được tìm bằng cách cộng độ lớn I_{B+} và I_{B-} rồi chia tổng này cho 2. Ta có phương trình:

$$I_B = \frac{|I_{B+}| + |I_{B-}|}{2} \qquad (9.1)$$

trong đó $|I_{B+}|$ là độ lớn của I_{B+} và $|I_{B-}|$ là độ lớn của I_{B-}. Phạm vi của I_B từ 1 mA hoặc lớn hơn dùng cho các Op Amp mục đích chung cho đến 1 µA hoặc nhỏ hơn dùng cho các Op

Amp có các transistor hiệu ứng trường tại đầu vào. Cũng có các Op Amp được xem như là một bộ khuếch đại hoạt động đồng hồ đo điện tử vốn có các cường độ dòng thiên áp đầu vào cực kỳ thấp nhỏ hơn 60 fA (fA - femtoamperes - 10^{-15} A). Những thiết bị này được dùng trong các mạch điều hoà tín hiệu đặc biệt chẳng hạn như các mạch yêu cầu phải đo pH. Chúng yêu cầu bạn phải chú ý thận trọng đến bảng mạch thiết kế và các tín hiệu đầu vào.

Topic 2

INPUT OFFSET CURRENT

The difference in magnitudes between I_{B+} and I_{B-} is called the *input offset current* I_{OS}:

$$I_{OS} = | I_{B^+} | - | I_{B^-} | \qquad (9\text{-}2)$$

Manufacturers specify I_{OS} for a circuit condition where the output is at 0 V and the temperature is 25°C. The typical los is less than 25% of I_B for the average input bias current (see Appendix 1).

EXAMPLE 9 - 1

Consider a 741 op amp that has I_{B+} = 0.4 μA and I_{B-} = 0.3 μA. Find (a) the average bias current I_B; (b) the offset current I_{OS}.

Solution (a) By Eq. (9-1),

$$I_B = \frac{(0.4 + 0.3)\mu A}{2} = 0.35\mu A$$

(b) By Eq. (9-2),

$$I_{OS} = (0.4 - 0.3)\ \mu A = 0.1\ \mu A$$

A general-purpose op amp such as the OP-177 has typical values of I_B = 2.4 nA and I_{OS} = 0.5 nA. Newer versions of the 741 op amp have typical values lower than those given in Example 9-1.

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - *Bài dịch*

CƯỜNG ĐỘ DÒNG ĐIỆN DỊCH CHUYỂN VÀO

Sự khác biệt lớn giữa I_{B+} và I_{B-} được gọi là cường độ dòng dịch chuyển vào ký hiệu I_{OS}:

$$I_{os} = |I_{B+}| - |I_{B-}| \quad (9.2)$$

Các nhà sản xuất chỉ định I_{OS} dành cho một điều kiện mạch ở đó đầu ra nằm tại 0V và nhiệt độ là 25°C. I_{OS} tiêu biểu phải nhỏ hơn 25% I_B ứng với các dòng thiên áp đầu vào trung bình (xem phụ lục 1).

Op Amp mục đích chung chẳng hạn như OP-177 thì có các giá trị tiêu biểu I_B = 2.4 nA và I_{OS} = 0.5 nA. Những phiên bản op amp 741 mới hơn thì có các giá trị tiêu biểu thấp hơn những giá trị được cho trong ví dụ 9.1.

Topic 3

EFFECT OF BIAS CURRENTS ON OUTPUT VOLTAGE


1. Simplification

In this section it is assumed that bias currents are the only op amp characteristic that will cause an undesired component in the output voltage. The effects of other op amp characteristics on V_o will be dealt with individually.


2. Effect of (-) Input *Bias* Current

Output voltage should ideally equal 0 Vin each circuit of Fig. 9-2, because input voltage E_i is 0 V. The fact that a voltage component will be measured is due strictly to I_{B-}. (Assume for simplicity that V_{io} input offset voltage, is zero. V_{io} is discussed in Section 9-5.) In Fig. 9-2(a), the bias current is furnished from the output terminal. Since negative feedback forces the differential input voltage to 0 V, V_o must rise to supply the voltage drop across R_f. Thus, the output voltage error due to I_{B-} is found from $V_o = R_f I_{B-}$. I_{B+} flows through $0\,\Omega$, so it causes no voltage error. Signal source E_i must contain a dc path to ground.


The circuit of Fig. 9-2(b) has the same output-voltage error expression, $V_o = R_f I_{B-}$. No current flows through R_i, because there is 0 V on each side of R_i. Thus all of I_{B-} flows through R_f. [Recall that an ideal amplifier with negative feedback has 0 voltage between the (+) and (-) inputs.]



(a) Basic follower circuit.



(b) Basic inverting circuit.



(c) The multiplier resistor R_M increases the effect of I_{B-} on V_o.

FIGURE 9-2 Effects of (-) input bias current on output voltages.

EXAMPLE 9 - 2

In Fig. 9-2(a), V_o = 0.4 V. Find I_{B-}.

Solution

$$I_{B-} = \frac{V_0}{R_f} = \frac{0.4V}{1M\Omega} = 0.4\mu A$$

Placing a multiplying resistor R_M in series with the (-) input in Fig. *9-2(c)* multiplies the effect of I_{B-} on V_o. I_{B-} sets up a voltage drop across R_M that establishes an equal drop across R_i.

Now both the *Ri* current and I_{B-} must be furnished through R_f. Thus the error in V_o will be much larger. R_M would be undesirable in a normal circuit; however, if we want to measure low values of the bias current, Fig. *9-2(c)* shows a way of doing it. For the resistor values shown, $V_o \simeq 11R_fI_{B-}$; I_{B-} acts to drive the output positive.

3. Effect of (+) Input Bias Current

Since E_i = 0 Vin Fig. *9-3*, V_o should ideally equal 0 V. However, the positive input bias current I_{B+} flows through the internal resistance of the signal generator. Internal generator resistance is modeled by resistor R_G in Fig. *9-3*. I_{B+} sets up a voltage drop of R_GI_{B+} across R_G and applies it to the (+) input. The differential input voltage is 0 V, so the (-) input is also at R_GI_{B+} in Fig. *9-3*. Since there is no resistance in the feedback loop, V_o equals R_GI_{B+}. (The return path for I_{B+} *is* through the - V supply and back to ground.) I_{B+} acts to drive the output negative.




FIGURE 9-3 Effect of (+) input bias current on output voltages.

EXAMPLE 1 - 1

In Fig. 9-3, $V_o = -0.3$ V. Find I_{B+}.

Solution

$$I_{B+} = -\frac{V_0}{R_G} = -\frac{-0.3V}{1M\Omega} = 0.3\mu A$$

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Simplification: *đơn giản hóa*
- Effect of (-) Input *Bias* Current: *ảnh hưởng của dòng thiên áp vào (-)*
- Effect of (+) Input Bias Current: *ảnh hưởng của dòng thiên áp đầu vào (+)*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch phần 1, 2, 3*

1. Đơn giản hóa

Trong phần này, giả sử rằng các dòng thiên áp mà các đặc trưng Op Amp duy nhất vốn gây ra một thành phần điện áp đầu ra ngoài ý muốn. Ảnh hưởng của các đặc trưng Op Amp khác trên V_o sẽ được xử lý một cách riêng biệt.

2. Ảnh hưởng của dòng thiên áp vào (-)

Điện áp đầu ra sẽ lý tưởng bằng 0V trong mỗi một mạch của hình 9.2, vì điện áp đầu vào E_i = 0V. Thật ra thì

một thành phần điện áp được đo do bởi sự sai lệch I_{B-} (giả sử rằng điện áp dịch chuyển đầu vào V_{i_o}, V_{i_o} được thảo luận trong phần 9.5). Trong hình 9.2a, dòng thiên áp được cung cấp từ cực ra. Bởi vì chế độ hồi tiếp âm tác động cưỡng bức điện áp đầu vào vi sai đến giá trị 0V, cho nên V_o phải tăng để cung cấp độ sụt áp giữa hai đầu của R_f. Như thế thì sai số điện áp đầu ra do bởi I_{B-} được tìm từ công thức $V_o = R_f I_{B-}$. I_{B+}, truyền qua 0Ω, vì thế không gây ra sai số điện áp. Nguồn tín hiệu E_i phải có đướng dẫn chứa dc đến mặt đất.

Mạch điện của hình 9.2(b) cũng có các biểu thức sai số của điện áp đầu ra tương tự như thế, $V_o = R_f I_{B-}$. Không có dòng điện nào truyền qua R_i, bởi vì có 0V trên mỗi phía của R_i. Như thế thì tất cả I_{B-} phải truyền qua R_f (hãy nhớ lại rằng một bộ khuếch đại lý tưởng với chế độ hồi tiếp âm có 0V giữa các đầu vào (+) và (-).

Đặt một điện trở nhân R_M được ghép nối tiếp với đầu vào (-) trong hình 9.2c để gia tăng ảnh hưởng của I_{B-} trên V_o. I_{B-} xác lập một độ sụt áp giữa hai đầu R_M để thành lập một độ sụt áp tương đương giữa hai đầu R_i.

Bây giờ cả cường độ dòng điện qua R_i và I_{B-} phải được cung cấp thông qua R_f. Như thế thì sai số trong V_o sẽ phải lớn hơn. R_M sẽ là giá trị không mong đợi trong một mạch bình thường; tuy nhiên các bạn muốn đo một giá trị thấp của dòng thiên áp, thì hình 9.2c biểu thị một cách để thực hiện điều đó. Đối với các giá trị điện trở đã cho, $V_o \simeq 11 R_f I_{B-}$; I_{B-} hoạt động để vận hành đầu ra dương.

3. Ảnh hưởng của dòng thiên áp đầu vào (+)

Bởi vì $E_i = 0V$ trong hình 9.3, V_o sẽ bằng 0V ở điều kiện lý tưởng. Tuy nhiên, dòng thiên áp đầu vào dương I_{B+}


truyền qua điện trở trong của máy phát tín hiệu. Điện trở trong của máy phát tín hiệu được tạo mô hình bởi điện trở R_G trong hình 9.3. I_{B+} xác lập một độ sụt áp của $R_G I_{B+}$ cả hai đầu R_G và áp dụng nó vào đầu vào (+). Điện áp đầu vào sai phân là 0V vì thế đầu vào (-) cũng nằm tại giá trị $R_G I_{B+}$ như trong hình 9.3. Bởi vì không có điện trở nào nằm trong vòng hồi tiếp, nên $V_o = R_G I_{B+}$. (Đường dẫn dùng cho I_{B+} là đường thông qua nguồn (-) và trở về lại với đất). I_{B+} hoạt động để vận hành đầu ra âm.

Topic 4


EFFECT OF OFFSET CURRENT ON OUTPUT VOLTAGE

1. Current Compensating the Voltage Follower

If I_{B+} and I_{B-} were always equal, it would be possible to compensate for their effects on V_o For example, in the voltage follower *of* Fig. 9-4(a), I_{B+} flows through the signal generator resistance R_G. *If* we insert $R_f = R_G$ in the feedback loop, I_{B-} *will* develop a voltage drop across R_f *of* $R_f I_{B-}$ *If* $R_f = R_G$ and $I_{B+} = I_{B-}$, their voltage drops will cancel each other and V_o will equal 0V when E_i = 0V Unfortunately, I_{B+} *is* seldom equal to I_{B-}. V_o



(a) Compensated voltage follower.



(b) Compensation for inverting or noninverting amplifiers.

FIGURE 9-4 Balancing-out effects of bias current in Vo.

will then be equal to R_G times the difference between I_{B+} and I_{B-} ($I_{B+} - I_{B-} = I_{os}$). Therefore, by making $R_f = R_G$, we have reduced the error in V_o from $R_G I_{B+}$ in Fig. 9-3 to $-R_G I_{OS}$ in Fig. 9-4(a). Recall that I_{OS} is typically 25% *of* I_B. *If* the value *of* I_{OS} is too large, an op amp with a smaller value *of* I_{OS} is needed.

2. Current Compensating Other Amplifiers

To minimize errors in V_o due to bias currents for either inverting or noninverting amplifiers, resistor R as shown in Fig. 9-4(b) must be added to the circuit. With no input signal applied, V_o depends on R_f times I_{OS} [where I_{OS} is given by Eq. (9-2)]. Resistor R *is* called the *current-compensating resistor* and is equal to the parallel combination *of* R_i and R_f, or

$$R = R_i \| R_f = \frac{R_i R_f}{R_i + R_f} \qquad (9.3)$$

R_i and R should include any signal generator resistance. By inserting resistor R, the error voltage in V_o will be reduced

more than 25%, from RI_{B-} in Fig. 9-2(b) to $-RI_{OS}$ in Fig. 9-4(b). In the event that $I_{B-} = I_{B+}$, then $I_{OS} = 0$ and $V_o = 0$.

3. Summary of Bias-Current Compensation

Always add a bias-current compensating resistor R in series with the (+) input terminal (except for FET input op amps). The value *of R* should equal the parallel combination *of* all resistance branches connected to the (-) terminal. Any internal resistance in the signal source should also be included in the calculations.

In circuits where more than a single resistor is connected to the (+) input, biascurrent compensation is accomplished by observing the following principle. The dc resistance seen from the (+) input to ground should equal the dc resistance seen from the (-) input to ground. *In applying this principle, signal sources are replaced by their internal dc resistance and the op amp output terminal is considered to be at ground potential.*

EXAMPLE 1 - 1

(a) In Fig. 9-4(b), $R_f = 100\ k\Omega$ and $R_i = 10\ k\Omega$. Find *R*. (b) *If* $R_f = 100\ k\Omega$ and $R_i = 100\ k\Omega$, find *R*.

Solution (a) By Eq. (9-3),

$$R = \frac{(100k\Omega)(10k\Omega)}{100k\Omega + 100k\Omega} = 9.1k\Omega$$

(b) By Eq. (9-3),

$$R = \frac{(100k\Omega)(100k\Omega)}{100k\Omega + 100k\Omega} = 50k\Omega$$

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

Current Compensating the Voltage Follower: *dòng điện bù trừ bộ lặp lại điện áp*

Current Compensating Other Amplifiers: *dòng điện bù trừ các bộ khuếch đại khác.*

Summary of Bias-Current Compensation: *tóm lược về sự bù trừ dòng thiên áp.*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch phần 1, 2, 3*

1. Dòng điện bù trừ bộ lặp lại điện áp

Nếu I_{B+} và I_{B-} luôn luôn bằng nhau thì thiên áp có thể bù trừ ảnh hưởng của chúng trên V_o. Ví dụ, trong bộ lặp lại điện áp của hình 9.4a, I_{B+} được truyền qua điện trở của máy phát tín hiệu R_G. Nếu chúng ta chèn $R_f = R_G$ trong vòng hồi tiếp thì I_{B-} sẽ tạo nên một độ sụt áp giữa hai đầu R_f của $R_f I_{B-}$. Nếu $R_f = R_G$ và $I_{B+} = I_{B-}$, thì độ sụt áp này sẽ triệt tiêu lẫn nhau và V_o sẽ bằng 0V lúc E_i = 0V. Không may, I_{B+} hiếm khi bằng với I_{B-}. V_o như thế sẽ bằng R_G nhân với hiệu số của I_{B+} và I_{B-} ($I_{B+} - I_{B-} = I_{os}$). Do đó, bằng cách lập $R_f = R_G$, chúng ta đã giảm kiểu sai số trong V_o từ $R_G I_{B+}$ trong hình 9.3 sang $-R_G I_{OS}$ trong hình 9.4a. Hãy nhớ lại rằng I_{os} = 25% I_B. Nếu giá trị của I_{os} là quá lớn, thì cần phải một Op Amp cùng với một giá trị I_{os} nhỏ hơn.

2. Dòng điện bù trừ các bộ khuếch đại khác.

Để thu nhỏ tối thiểu các sai số trong V_o do bởi các dòng thiên áp dùng cho các bộ khuếch đại đảo mạch hoặc không đảo mạch, cần phải có điện trở R như minh họa

trong hình 9.4b bổ sung vào mạch. Nếu không có tín hiệu đầu vào được áp vào, thì V_o *phụ thuộc vào* R_f *nhân* I_{os} *(ở đây* I_{os} *được cho bởi phương trình 9.2). Điện trở R được gọi là điện trở bù trừ dòng điện và nó bằng với tổ hợp mắc song song các điện trở* R_i *và* R_f *hoặc*

$$R = R_i \parallel R_f = \frac{R_i R_f}{R_i + R_f} \qquad (9.3)$$

R_i *và R sẽ bao gồm bất cứ điện trở nào của máy phát tín hiệu. Bằng cách chèn điện trở R, điện áp sai số trong* V_o *sẽ giảm thiểu trên 25%, từ* $R_f I_{B-}$ *trong hình 9.2b đến -* $R_f I_{os}$ *trong hình 9.4b. Trong sự kiện* $I_{B-} = I_{B+}$*, thì* $I_{os} = 0$ *và* $V_o = 0$.

3. Tóm lược về sự bù trừ dòng thiên áp.

Luôn luôn phải bổ sung một điện trở R bù trừ dòng thiên áp được ghép nối tiếp với cực đầu vào (+) (ngoại trừ đối với các Op Amp đầu vào FET). Giá trị của R sẽ phải bằng tổ hợp mắc song song của tất cả nhánh điện trở được mắc vào cực (-). Bất cứ điện trở trong nào nằm trong nguồn tín hiệu cũng phải đưa vào trong phép tính.

Các mạch đó có nhiều điện trở được mắc với đầu vào (+) thì sự bù trừ dòng thiên áp được hoàn tất bằng cách khảo sát nguyên lý sau đây: Điện trở dc được nhìn từ đầu vào (+) cho đến đất sẽ phải bằng điện trở dc được nhìn từ đầu vào (-) đến đất. Trong việc áp dụng nguyên lý, các nguồn tín hiệu được thay thế bởi các điện trở dc trong và cực đầu ra Op Amp được xem như là điện áp tại đất.

Topic 5

INPUT OFFSET VOLTAGE

1. Definition and Model

In Fig. 9-5(a), the output voltage V_o should equal 0 V However, there will be a small error-voltage component present in V_o. Its value can range from microvolts to millivolts and is caused by very small but unavoidable imbalances inside the op amp. The easiest way to study the *net effect* of all these internal imbalances is to visualize a small dc voltage in *series* with one of the input terminals. This dc voltage is modeled by a battery in Fig. 9-5(b) and is called *input offset voltage*, V_{io} (see Appendix 1 for typical values). Note that V_{io} is shown in series

with the (+) input terminal of the op amp. It makes no differ




FIGURE 9-5 Effect of input offset voltage in the real op amp of (a) is modeled by an ideal op amp plus battery V_o in (b).

ence whether V_{io} is modeled in series with the (-) input or the (+) input. But it is easier to determine the polarity of V_{io} if it is placed in series with the (+) input. For example, if the output terminal is positive (with respect to ground) in Fig. 9-5(b), V_{io} should be drawn with its (+) battery terminal connected to the ideal op amp's (+) input.

2. Effect of Input Offset Voltage on Output Voltage

Fig. 9-6(a) shows that V_{io} and the large value of the open-loop gain of the op amp act to drive V_o to negative saturation. Contrast the polarity of V_{io}, in Figs. 9-5(b) and 9-6(a). If you buy several op amps and plug them into the test circuit of Fig. 9-6(a), some will drive V_o, to $+V_{sat}$ and the remainder will drive V_o to $-V_{sat}$. Therefore, the magnitude and polarity of V_{io} varies from op amp to op amp. To learn how V_{io}, affects amplifiers with negative feedback, we study how to measure V_{io}.

3. Measurement of Input Offset Voltage

For simplicity, the effects of bias currents are neglected in the following discussion. Figure 9-6(b) shows how to measure V_{io}. It also shows how to predict the magnitude of error that V_{io}, will cause in the output voltage. Since $E_i = 0$ V, V_o should equal 0 V but V_{io}, acts exactly as would a signal in series with the noninverting input. Therefore, V_{io}, is amplified exactly as any signal applied to the (+) input of a noninverting amplifier (see Section 3-5). The error in V_o, due to V_{io} is given by

$$V_o = \text{error voltage due to } V_{io} = V_{io}\left(1 + \frac{R_f}{R_i}\right) \qquad (9\text{-}4)$$

The output error voltage in Fig. 9-6(b) is given by Eq. (9-4) whether the circuit is used as an inverting or as a noninverting

amplifier. That is, E_i could be inserted in series with R_i (inverting amplifier) for a gain of $-(R_f/R_i)$ or in series with the (+) input (noninverting amplifier) for a gain of $1 + (R_f/R_i)$. A bias-current compensating resistor (a resistor in series with the (+) input) has no effect on this type of error in the output voltage due to V_{io}.

Conclusion. To measure V_{io}, set up the circuit of Fig. 9-6(b). The capacitor is installed across R_f *to minimize* noise in V_o. Measure V_o, R_f, and R_i. Calculate V_{io} from

$$V_{io} = \frac{V_o}{1 + R_f/R_i} \qquad (9.5)$$

Note that R_f is made small to minimize the effect of input bias current.

EXAMPLE 9 - 5

V_{io} is specified to be 1 mV for a 741-type op amp. Predict the value of V_o that would be measured in Fig. 9-6(b).

Solution From Eq. (9-5),

$$V_o = (1 + \frac{1000}{10})(1\,\text{mV}) = 101\,\text{mV}$$

Note: Today you can purchase general-purpose op amps, such as the OP-177, with a typical input offset voltage of 10 AV.




FIGURE 9-6 V_o should be 0 Vin (a) and (b) but contains a dc error voltage due to V_{io} (The error component due to bias current is neglected.)

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

- Definition and Model: *định nghĩa và mô hình*
- Effect of Input Offset Voltage on Output Voltage: *ảnh hưởng của điện áp dịch chuyển đầu vào trên điện áp đầu ra*
- Measurement of Input Offset Voltage: *đo điện áp dịch chuyển đầu vào*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch phần 1, 2, 3*

1. Định nghĩa và mô hình

Trong hình 9.5a, điện áp đầu ra V_o sẽ phải bằng 0V. Tuy nhiên, có một thành phần sai số nhỏ hiện diện trong V_o. Giá trị của nó có thể biến thiên từ microvolt đến milivolt và được gây ra bởi một sự mất cân bằng tuy rất nhỏ nhưng không thể nào tránh khỏi bên trong Op Amp. Cách dễ dàng nhất để nghiên cứu ảnh hưởng mạng của tất cảcác sự không cân bằng bên trong này đó là hình tượng hoá một điện áp dc nhỏ được ghép nối tiếp với một trong các cực đầu vào. Điện áp dc này được tạo mô hình bởi một ắc quy trong hình 9.5 b và được gọi là điện áp dịch chuyển đầu vào V_{io} (xem phụ lục 1 để biết các giá trị tiêu biểu).

Lưu ý rằng, V_{io} được biểu thị ghép nối tiếp với cực đầu vào (+) của Op Amp. Không có sự sai biệt nào bất kể V_{io} tạo mô hình được ghép nối tiếp vào từ đầu vào (-) hay đầu vào (+). Nhưng ta dễ dàng xác định được cực của V_{io} nếu nó được đặt ghép nối tiếp với đầu vào (+). Ví dụ nếu cực đầu ra là dương (so với đất) trong hình 9.5b, thì V_{io} sẽ được vẽ với cực ắc quy (+) được nối với đầu vào (+) của bộ Op Amp lý tưởng.

2. Ảnh hưởng của điện áp dịch chuyển đầu vào trên điện áp đầu ra

Hình 9.6a cho thấy rằng V_{io} có giá trị lớn của độ lợi vòng lặp mở của Op Amp tác động để vận hành V_o đến vùng bão hoà âm. Tương phản cực của V_{io} trong hình 9.5b và 9.6a. Nếu bạn mua nhiều Op Amp và cộng chúng vào mạch thử nghiệm ở hình 9.6a thì một số Op Amp sẽ vận hành V_o đến $+V_{sat}$ và Op Amp còn lại sẽ vận hành V_o đến $-V_{sat}$. Do đó, độ lớn và cực của V_{io} biến thiên từ Op Amp thay đổi tuỳ theo từng Op Amp. Để học được cách thức V_{io} ảnh hưởng đến các bộ khuếch với sự hồi tiếp âm chúng ta cần nghiên cứu cách đo V_{io}.

3. Đo điện áp dịch chuyển đầu vào

Để đơn giản hoá ảnh hưởng của dòng thiên áp có thể bỏ qua trong phần thảo luận sau đây. Hình 9.6 cho thấy cách đo V_{io}. Nó cũng chỉ cho ta cách dự đoán độ lớn của sai số mà V_{io} sẽ tạo ra trong điện áp đầu ra. Bởi vì $E_i = 0V$, V_o sẽ bằng 0V, nhưng V_{io} tác động một cách chính xác dưới dạng là một tín hiệu ghép nối tiếp với đầu vào không đảo mạch. Do đó, V_{io} được khuếch đại một cách chính xác dưới dạng bất cứ tín hiệu nào được áp đến đầu vào (+) của một bộ khuếch đại không đảo mạch (xem mục 3.5). Sai số trong V_o do bởi V_{io} được cho bởi công thức:

$$V_o = \text{điện áp sai số do bởi } V_{i0} = V_{i0}\left(1+\frac{R_f}{R_i}\right) \quad (9.4)$$

Điện áp sai số đầu ra trong hình 9.6b được cho bởi phương trình 9.4 bất kể mạch này được dùng làm một bộ khuếch đại đảo mạch hay một bộ khuếch đại không đảo mạch. Điều đó có nghĩa rằng E_i có thể được chèn ghép nối tiếp với R_i (bộ khuếch đại đảo mạch) dùng cho một độ lợi -

(R_f/R_i) hoặc chèn nối tiếp với đầu vào (+) (bộ khuếch đại không đảo mạch) để có một độ lợi 1 + (R_f/R_i). Điện trở bù trừ dòng thiên áp (điện trở được ghép nối tiếp với đầu vào (+)) thì không ảnh hưởng đến kiểu sai số này trong điện áp đầu ra do bởi V_{io}.

Kết luận: *Để đo V_{io}, hãy xác lập mạch điện như trong hình 9.6b. Tụ điện được cài đặt giữa hai đầu của R_f để thu nhỏ tiếng ồn trong V_o. Đo V_o, R_f và R_i. Tính V_{io} từ*

$$V_{i0} = \frac{V_0}{1 + R_f / R_i} \qquad (9.5)$$


Lưu ý rằng R_f được chế tạo nhỏ để cực tiểu hoá ảnh hưởng dòng thiên áp đầu vào.

Topic 6


INPUT OFFSET VOLTAGE FOR THE ADDER CIRCUIT

1. Comparison of Signal Gain and Offset Voltage Gain

In both inverting and noninverting amplifier applications, the input offset voltage V_{io}, is multiplied by $(1 + R_f/R_i)$. The input signal in either circuit is multiplied by a different gain. R_f/R_i is the gain for the inverter and $(1 + R_f/R_2)$ for the noninverter. In the inverting adder circuit of Fig. 9-7(a) (neglecting bias currents), V_{io} is multiplied by a larger number than the signal at each input.



(a) V_o has a −10-mV component due to E_1 and E_2 plus a 10-mV error component due to V_{io}.



(b) V_{io} is multiplied by a gain of 4 to generate a 10-mV error component in V_o.

FIGURE 9-7 Each input voltage of the inverting adder in (a) is multiplied by a gain of -1. V_o is multiplied by a gain of +4.

For example, in Fig. 9-7(a) signals E_i and E_2 are each larger than V_{io}, but E_1 is multiplied by $-R_f/R_i = -1$ and develops a component of -5 mV in V_o. E_2 is likewise multiplied by -1 and adds a -5-mV component to V_o. Thus the correct value of V_o should be -10 mV Since E_3 is 0 its contribution to V_o is 0 (see Section 3-2).

If we temporarily let E_1 and E_2 = 0 Vin Fig. 9-7(a), the (-) input sees three equal resistors forming parallel paths to ground. The single equivalent series resistance, R_i, *is* shown in Fig. 9-7(b). For three equal 10-kΩ resistors in parallel, the equivalent resistance R_i *is* found by 10 kΩ/3 = 3.33 kΩ. V_{io}, is amplified just as in Fig. 9-6(b) to give an output error of + 10 mV Therefore, the total output voltage in Fig. 9-7(a) is 0 instead of -10 mV

Conclusions. In an adder circuit, the input offset voltage has a gain of I plus *the number of inputs*. The more inputs, the greater the error component in the output voltage. Since the gain for the inputs is -1, *the offset voltage gain always exceeds the signal voltage gain.*

2. How Not to Eliminate the Effects of Offset Voltage

One might be tempted to add an adder input such as E_3 in Fig. 9-7(a) to balance out the effect of V_{io}. For example, if E_3 *is* made equal to 10 mV then E_3, R_3, and R_f *will* add a -10 mV component to V_o and balance out the + 10 mV due to V_o. There are two disadvantages to this approach. First, such a small value of E_3 would have to be obtained from a resistor-divider network between the power supply terminals of + V and - V. The second disadvantage is that any resistance added between the (-) input and ground raises the *noise gain*. This situation is treated in Sections 10-4.3 and 10-4.4. In Section 9-7 we show how to minimize the output voltage errors caused by both bias currents and input offset voltage.

COMPREHENSION - ĐỌC HIỂU

Words and phrase - *Từ và cụm từ*

Comparison of Signal Gain and Offset Voltage Gain: *so sánh độ lợi tín hiệu và độ lợi điện áp dịch chuyển.*

How Not to Eliminate the Effects of Offset Voltage: *đây là cách để không loại trừ ảnh hưởng của điện áp đầu ra.*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch phần 1, 2, 3*

1. So sánh độ lợi tín hiệu và độ lợi điện áp dịch chuyển.

Trong cả hai ứng dụng bộ khuếch đại đảo mạch và không đảo mạch, điện áp dịch chuyển đầu vào V_{io} *nhân cho* $(1+R_f/R_i)$. *Tín hiệu đầu vào trong mỗi một mạch được nhân cho một độ lợi vi sai.* R_f/R_i *là độ lợi được dùng cho bộ đảo mạch và*

$(1+R_f/R_i)$ dành cho bộ không đảo mạch. Trong mạch của bộ không đảo mạch ở hình 9.7a (bỏ qua dòng thiên áp), V_{io} được nhân cho một số lớn hơn tín hiệu tại mỗi đầu vào.

Ví dụ trong hình 9.7a các tín hiệu E_1 và E_2 lần lượt đều lớn hơn V_{io} nhưng E_1 được nhân cho $-R_f/R_1 = -1$ và tạo nên một thành phần -5mV trong V_o. E_2 cũng được nhân cho -1 và cộng với thành phần -5mV vào V_o. Như vậy giá trị đúng của V_o sẽ là -10mV. Bởi vì E_3 là bằng 0 cho nên sự đóng góp của nó vào V_o là 0 (xem mục 3.2).

Nếu chúng ta thiên áp tạm thời đặt E_1 và E_2 = 0V trong hình 9.7a, thì đầu vào (-) để xem ba điện trở bằng nhau này tạo nên các đường dẫn song song để tiếp đất. Điện trở nối tiếp tương đương R_i được minh hoạ trong hình 9.7b. Đối với ba điện trở bằng nhau 10kΩ được mắc song song, thì điện trở R_i sẽ bằng 10kΩ/3=3.33kΩ. V_{io} được khuếch đại y hệt như trong hình 9.6b để cho thiên áp một sai số đầu ra bằng +10mV. Do đó, điện áp đầu ra của toàn bộ trong hình 9.7a bằng 0 thay vì bằng - 10mV.

***Kết luận:** Trong một mạch của bộ cộng, điện áp dịch chuyển đầu vào có độ lợi bằng 1 cộng với số của các đầu vào. Đầu vào càng nhiều thì thành phần sai số càng lớn trong điện áp đầu ra. Bởi vì độ lợi của các đầu vào bằng -1, cho nên độ lợi của điện áp dịch chuyển luôn luôn vượt quá độ lợi điện áp tín hiệu.*

2. Đây là cách để không loại trừ ảnh hưởng của điện áp đầu ra.

Người ta được phép thử bổ sung một đầu vào và bộ cộng chẳng hạn như E_3 trong hình 9.7 a để làm cân bằng ảnh hưởng của V_{io}. Ví dụ, nếu E_3 bằng 10mV thì E_3, R_3 và R_f sẽ bổ sung một thành phần -10mV vào V_o và cân bằng +10mV do bởi V_{io}. Có hai điểm bất lợi đối với phương pháp

này. Trước tiên, đối với một giá trị nhỏ của E_3 thì phải tìm được một mạng của bộ chia điện trở giữa các cực của nguồn điện +V và -V. Điểm bất lợi thứ hai đó là bất kỳ điện trở nào được bổ sung giữa đầu vào (-) và đất sẽ làm gia tăng độ lợi của tiếng ồn. Tình huống này được xử lý trong mục 10.4.3 và 10.4.4. Trong phần 9.7 chúng ta sẽ nghiên cứu cách để thu nhỏ tối thiểu sai số điện áp đầu ra do bởi các dòng thiên áp và điện áp dịch chuyển đầu vào.

LESSON 10

AC Performance: Bandwidth, Slew Rate, and Noise

LEARNING OBJECTIVES

Upon completion of this chapter on ac performance of an op amp, you will be able to:

- ❑ Recognize an op amp's frequency response graph in the manufacturer's data sheet, determine (1) the dc open-loop gain A_{OL}, (2) the small-signal unity-gain bandwidth B from it, and (3) read the magnitude of A_{OL} at any frequency.
- ❑ Calculate the unity-gain bandwidth if rise time is given, and vice versa.
- ❑ Predict the open-loop gain of an op amp at any frequency if you know the unity-gain bandwidth.
- ❑ Measure the rise time.
- ❑ Show how closed-loop gain, A_{CL}, of either an inverting or noninverting amplifier depends on open-loop gain, A_{OL}.
- ❑ Measure the frequency response of an inverting or noninverting amplifier.
- ❑ Predict the bandwidth or upper cutoff frequency for an inverting amplifier if you know the external resistor

values and the op amp's small-signal unity.

- ❑ Calculate the maximum sinusoidal frequency that can be obtained from an op amp at a given peak output voltage if you know its slew rate.
- ❑ Calculate the maximum peak output voltage at any given sine frequency if the op amp's slew rate is known.
- ❑ Calculate noise gain.
- ❑ Understand the difference between open loop, closed loop, and loop gain.

MỤC ĐÍCH YÊU CẦU VÀ BỐ CỤC

Sau khi hoàn tất chương về hoạt động ac của một op amp bạn sẽ có thể:

- ❑ *Nhận biết đồ thị đáp tuyến tần số của op amp trong trang dữ liệu của nhà sản xuất, xác định (1) độ lợi vòng lặp mở dc A_{OL}, (2) băng thông B có độ lợi bằng đơn vị và tín hiệu nhỏ và (3) đọc độ lớn của A_{OL} tại bất kỳ tần số.*
- ❑ *Tính băng thông độ lợi đơn vị nếu thời gian tăng được cho và ngược lại.*
- ❑ *Dự đoán độ lợi của vòng lặp mở của một op amp tại bất kỳ tần số nào nếu bạn biết được băng thông của độ lợi đơn vị.*
- ❑ *Đo thời gian tăng*
- ❑ *Biểu thị cách độ lợi vòng lặp đóng A_{CL} của hoặc một bộ khuếch đại đảo mạch hoặc bộ khuếch đại không đảo mạch phụ thuộc vào độ lợi vòng lặp mở A_{OL}.*
- ❑ *Đo các đáp tuyến tần số của một bộ khuếch đại đảo mạch hoặc không đảo mạch.*

- *Dự đoán băng thông hoặc tần số cắt trên một bộ khuếch đại đảo mạch nếu các giá trị điện trở ngoài và đơn vị tín hiệu nhỏ của op amp.*
- *Tính tần số hình sin cực đại có thể tìm được từ một op amp ở một điện áp đầu ra cực đại được cho bạn biết tốc độ xoay của nó.*
- *Tính điện áp đầu ra đỉnh cực đại tại bất kỳ tần số hình sin nào được cho nếu biết được tốc độ xoay của op amp.*
- *Tính độ lợi tiếng ồn.*
- *Tìm hiểu sự khác biệt giữa vòng lặp mở, vòng lặp khép kín và độ lợi vòng lặp.*

INTRODUCTION

When the op amp is used in a circuit that amplifies only ac signals, we must consider whether ac output voltages will be small signals (below about 1 V peak) or large signals (above 1 V peak). If only small ac *output* signals are present, the important op amp characteristics that limit performance are *noise* and *frequency response.* If large ac output signals are expected, then an op amp characteristic called *slew-rate limiting* determines whether distortion will be introduced by the op amp, and may further limit frequency response.

Bias currents and offset voltages affect dc performance and usually do not have to be considered with respect to ac performance. This is especially true if a coupling capacitor is in the circuit to pass ac signals and block dc currents and voltages. We begin with an introduction to the frequency response of an op amp.

Topic 1

FREQUENCY RESPONSE OF THE OP AMP

1. Internal Frequency Compensation

General-purpose op amps and specialized op amps are *internally compensated;* that is, the manufacturer has installed within such op amps a small capacitor, usually 30 pF. This *internal frequency compensation capacitor* prevents the op amp from oscillating at high frequencies. Oscillations are prevented by decreasing the op amp's gain as frequency increases. Otherwise, there would be sufficient gain and phase shift at some high frequency where enough output signal could be fed back to the input and cause oscillations (see Appendix 1).

From basic circuit theory it is known that the reactance of a capacitor goes down as frequency goes up: $X_c = 1/(2\pi fC)$. For example, if the frequency is increased by 10, the capacitor reactance decreases by 10. Thus, it is no accident that the voltage gain of an op amp goes down by 10 as the frequency of the input signal is increased by 10. A change in frequency of 10 is called a *decade.* Manufacturers show how the open-loop gain of the op amp is related to the frequency of the differential input signal by a curve called *open-loop voltage gain versus frequency.* The curve may also be called *small-signal response.*

2. Frequency-Response Curve

A typical curve is shown in Fig. 10-1 for internally compensated op amps such as the 741. At low frequencies (below 0.1

Hz), the open-loop voltage gain is very high. A typical value is 200,000 (106 dB), and it is this value that is specified on data sheets where a curve is not given. See "Large-Signal Voltage Gain" equals 200,000 in Appendix 1. In comparison, the open-loop gain for the OP-177 is greater than 140 dB or 10,000,000.

Point A in Fig. 10-1 locates the *break frequency* at which the open-loop voltage gain of the op amp is 0.707 times its value at very low frequencies. Therefore, the voltage gain at point A (where the frequency of E_d is 5 Hz) is about 140,000, or 0.707 X 200,000.

Points C and D show how gain drops by a factor of 10 as frequency rises by a factor of 10. Changing frequency or gain by a factor of 10 is expressed more efficiently by the term *per decade* ("decade" signifies 10). The right-hand vertical axis of Fig. 10-1 is a plot of voltage gain in decibels (dB). The voltage gain decreases by 20 dB for an increase in frequency of 1




FIGURE 10-1 Open-loop voltage gain of a 741 op amp versus frequency.

decade. This explains why the frequency-response curve from A to B is described as *rolling off at 20 dB/decade.* An alternative description is *6 dB/octave roll-off* ("octave" signifies a frequency change of 2). Therefore, each time the frequency doubles, the voltage gain decreases by *6* dB.

3. Unity-Gain Bandwidth

When an amplifier is made from an op amp and a few resistors, the frequency response of the amplifier depends on the frequency response of the op amp. The key op amp characteristic is defined as that frequency where the op amp's gain equals unity. We will use the symbol B for this op amp characteristic, which is called *small-signal unity-gain bandwidth.* Later in this chapter we will need a value for B of the op amp to predict the highfrequency response of an amplifier constructed with this op amp.

Three ways to obtain B from a manufacturer's data sheet are presented in this section. First, if you have the manufacturer's plot of A_{OL} versus frequency, look for that frequency where $A_{OL} = 1$ (see point B in Fig. 10-1, $B = 1$MHz). Second, some data sheets may not give a specification called unity-gain bandwidth or a curve like Fig. 10-1. Instead, they give a specification called *transient response rise time (unity gain).* For a 741 op amp it is typically 0.25 μs and 0.8 μs at maximum. The bandwidth B *is* calculated from the rise-time specification by

$$B = \frac{0.35}{\text{rise time}}$$

where B *is* in hertz and rise time is in seconds. Rise time is defined in Section 10-1.4. (See the "Electrical Characteristics" tables in Appendix 1, "Transient Response (Unity Gain)" = 0.3 μs typical.)

EXAMPLE 10-1

A 741 op amp has a rise time of 0.35 μs. Find the small-signal or unity-gain bandwidth.

$$B = \frac{0.35}{0.35\ \mu s} = 1\ \text{MHz}$$

EXAMPLE 10-2

What is the open-loop voltage gain for the op amp of Example 10-1 at 1 MHz?

Solution From the definition of *B*, the voltage gain is 1.

EXAMPLE 10-3

What is the open-loop voltage gain at 100 kHz for the op amp in Examples 10-1 and 10-2?

Solution By inspection of Fig. 10-1, if the frequency goes down by 10, the gain goes up by 10. Therefore, since the frequency goes down by a decade (from 1 MHz to 100 kHz), the gain must go up by a decade from 1 at 1 MHz to 10 at 100 kHz.

Example 10-3 leads to the conclusion that if you divide the frequency of the signal, *f*, into the unity-gain bandwidth, *B*, the result is the op amp's gain at the signal frequency. Expressed mathematically,

$$\text{open-loop gain at } f = \frac{\text{bandwidth at unity gain}}{\text{input signal frequency, } f} \tag{10-2}$$

EXAMPLE 10-4

What is the open-loop gain of an op amp that has a unity-gain bandwidth of 1.5 MHz for a signal of 1 kHz?

Solution From Eq. (10-2), the open-loop gain at 1 kHz is

$$\frac{1.5\ \text{MHz}}{1\ \text{kHz}} = 1500$$

Equation (10-2) gives a third way to find *B*. If you know the op amp's open-loop gain at one frequency (in the roll-off region), simply multiply the two values to obtain *B*. Let's consider Example 10-4 again. If A_{OL} = *1000* at a frequency of 1500 Hz, then *B* = 1500 X 1000 = 1.5 MHz.

The data shown in Fig. 10-1 are useful for learning but probably do not apply to your op amp. For example, while 200,000 is a specified typical open-loop gain for the 741, the manufacturer guarantees only a minimum gain of 20,000 for general-purpose op amps. Still, 20,000 may be enough to do the job. Section 10-2 deals with this question.

4. Rise Time

Assume that the input voltage E_i of a unity-gain amplifier is changed very rapidly by a square wave or pulse signal. Ideally, E_i should be changed from 0 V + 20 mV in 0 time; practically, a few nanoseconds are required to make this change (see Appendix 1, "Transient Response" in the "Typical Performance Curves"). At unity gain, the output should change from 0 to +20 mV in the same few nanoseconds. However, it takes time for the signal to propagate through all the transistors in the op amp. It also takes time for the output voltage to rise to its final value. *Rise time* is defined as the time required for the output voltage to rise from 10% of its final value to 90% of its final value. From Section 10-1.3, the rise time of a 741 is

0.35 μs. Therefore, it would take 0.35 μs for the output voltage to change from 2 mV to 18 AMPLI

COMPREHENSION - ĐỌC HIỂU

Words and pharase - *Từ và cụm từ*

- Internal Frequency Compensation: *sự bù trừ tần số bên trong*
- Frequency-Response Curve: *đường cong đáp tuyến tần số*
- Unity-Gain Bandwidth: *băng thông độ lợi đơn vị*
- Rise Time: *thời gian tăng*

Translate the paragraph 1, 2, 3, 4 into Vietnamese - *Bài dịch đoạn 1, 2, 3, 4*

1. Sự bù trừ tần số bên trong

Các op amp có mục đích chung và các op amp chuyên biệt hóa đều được bù trừ bên trong có nghĩa rằng nhà sản xuất đã cài đặt bên trong các op amp một tụ điện nhỏ 30 pF. Tụ điện bù trừ tần số bên trong này ngăn không cho phép dao động với các tần số cao. Các sự dao động được ngăn bằng cách giảm độ lợi của op amp khi tần số tăng. Mặt khác sẽ có độ đủ và độ lệch pha tại một vài tần số cao nơi mà tín hiệu đầu ra đủ có thể được hồi tiếp đến đầu vào và gây ra dao động (xem phụ lục 1).

Từ lý thuyết mạch điện cơ bản ta thấy rằng dung kháng của một tụ điện sẽ giảm khi tần số tăng: $X_C = 1/2\pi fC$). Ví dụ, nếu tần số tăng 10 lần thì dung kháng tụ điện giảm 10 lần. Như thế, không phải do tình cờ mà độ lợi điện áp của một op amp giảm xuống 10 lần, tần số của tín hiệu đầu vào tăng 10 lần. Một sự thay đổi tần số bằng 10 được gọi là bộ mười. Nhà sản xuất chứng tỏ cách thức mà độ lợi của

vòng mở của một op amp có liên quan đến tần số tín hiệu vào sai phân bởi một quan hệ đường cong được gọi là độ lợi điện áp vòng mở biến thiên theo tần số. Đường cong này cũng còn được gọi là đáp tuyến tín hiệu nhỏ.

2 Đường cong đáp tuyến tần số

Một đường cong tiêu biểu được minh họa trong hình 10.1 ứng với các op amp được bù trừ bên trong 741. Tại các tần số thấp (bên dưới 0.1 Hz), thì điện áp độ lợi vòng mở rất cao. Một giá trị tiêu biểu là 200.000 (106 dB) và đây là giá trị được chỉ định trong một trang dữ liệu nơi có đường cong. Hãy xem phần "Độ lợi điện áp tín hiệu cao" bằng 200.000 trong phụ lục 1. Để tiện so sánh, độ lợi vòng lặp mở dùng cho OP-177 lớn hơn 140 dB hoặc 10.000.000.

Điểm A trong hình 10.1 chỉ định tần số ngắt tại đó độ lợi điện áp vòng mở của op amp bằng 0.707 lần giá trị của nó tại các tần số. Do đó, độ lợi điện áp tại điểm A (nơi mà tần số của E_d là 5 Hz) chỉ khoảng chừng 140.000, hoặc 0.707 x 200.000.Các điểm C và D biểu thị cách mà các độ lợi bị giảm bởi một thừa số 10 khi tần số tăng theo một thừa số 10. Sự thay đổi tần số hoặc độ lợi theo một thừa số 10 biểu thị thuận lợi hơn bởi các thuật ngữ trên bộ mười ("decale" ám chỉ 10). Các trục tung phía bên phải của hình 10.1 là một đồ thị về độ lợi điện áp tính theo đơn vị decibels (dB). Điện áp độ lợi giảm 20 dB với sự gia tăng tần số với bộ mười. Điều này giải thích tại sao đường cong đáp tuyến tần số từ A cho đến B được mô tả sự cuộn ngắt tại 20dB/ bộ mười.

3 Băng thông độ lợi đơn vị

Khi một bộ khuếch đại được chế tạo từ một op amp và một vài điện trở thì đáp tuyến tần số của bộ khuếch đại phụ thuộc vào tần số đáp tuyến của op amp. Đặc trưng op amp

chủ yếu được hoạt động theo tần số đó, độ lợi của op amp bằng đơn vị. Chúng ta sẽ ký hiệu B cho đặc trưng op amp này, nó được gọi là băng thông độ lợi đơn vị tín hiệu nhỏ. Ở phần sau trong chương này chúng ta cần phải có một giá trị dành cho B của op amp để dự đoán đáp tuyến tần số của một bộ khuếch đại được cấu tạo bởi op amp này.

Có ba cách để tìm B từ trang dữ liệu của nhà sản xuất được trình bày trong mục này. Trước tiên, nếu bạn có đồ thị A_{OL} biến thiên theo tần số của nhà sản xuất, thì hãy tìm kiếm tần số đó khi $A_{OL} = 1$ (xem điểm B trong hình 10.1, B = 1 MHz). Thứ hai, một vài trang dữ liệu không cho ta một đặc trưng được gọi là băng thông độ lợi đơn vị hoặc một đường cong y hệt như hình 10.1. Thay vào đó, chúng cho ta một đặc trưng được gọi là thời gian gia tăng đáp tuyến chuyển tiếp transient response rise time (độ lợi đơn vị). Ứng với một op amp 741 thì thường đặt giá trị cực đại tại 0.25 μs và 0.8 μs. Băng thông B được tính từ đặc trưng thời gian tăng bởi công thức

$$B = \frac{0.35}{\text{thời gian tăng}} \qquad (10.1)$$

trong đó B tính theo hert và thời gian tăng tính theo giây. Thời gian tăng được xác định trong mục 10.1.4 "Các đặc trưng điện" trong phụ lục 1, "Đáp tuyến chuyển tiếp (Độ lợi đơn vị)" = 0.3 μs.)

Phương trình (10.2) cho ta ba cách để tìm B. Nếu bạn biết độ lợi vòng lặp mở của op amp tại một tần số, thì đơn giản chỉ cần nhân hai giá trị để tìm B. Chúng ta hãy xem xét ví dụ 10.4 một lần nữa. Nếu $A_{OL} = 1000$ tại tần số 1500 Hz, thì $B = 1500 \times 1000 = 1.5$ MHz.

Dữ liệu được minh họa trong hình 10.1 thật hữu dụng để học nhưng có thể không sử dụng cho op amp của bạn. Ví

dụ, trong lúc 20.000 là một độ lợi vòng lặp mở được chỉ định riêng biệt cho 741, thì nhà sản xuất bảo đảm rằng chỉ có một độ lợi cực tiểu 20.000 dùng cho op amp mục đích chung. 20.000 vẫn có thể đủ để dùng cho công việc. Phần 10.2 xử lý yêu cầu này.

4. Thời gian tăng

Giả sử rằng điện áp đầu vào E_i của một bộ khuếch đại độ lợi bằng một thì thay đổi rất nhanh bởi một giải phóng hình vuông hoặc một tín hiệu xung. Xét điều kiện lý tưởng thì E_i sẽ thay đổi từ 0 V + 20 mV trong tại thời điểm 0. Xét về mặt thực tế thì chỉ cần một vài nano giây để thực hiện thay đổi này. Tại độ lợi bằng 1 thì đầu ra sẽ thay đổi từ 0 đến + 20 mV trong cùng một vài nano giây. Tuy nhiên phải mất thời gian để tín hiệu phải thông qua tất các transistor trong một op amp. Cũng phải mất thời gian để điện áp đầu ra tăng đến giá trị sau cùng của nó. Thời gian tăng được xác định là thời gian cần thiết để điện áp đầu ra tăng từ 10% giá trị sau cùng của nó lên đến 90% giá trị sau cùng. Từ phần 10.1.3 thời gian tăng của 741 là 0.35 μs. Do đó, cần phải mất 0.35 μs cho các điện áp đầu ra thay đổi từ 2 mV cho đến 18 mV.

Topic 2

AMPLIFIER GAIN AND FRQUENCY RESPONSE

1. Effect of Open-Loop Gain on Closed-Loop Gain of an Amplifier, DC Operation

It is necessary to learn how open-loop gain A_{OL} affects the actual closed-loop gain of an amplifier with dc signal voltages (zero frequency). First, we must define *ideal* closed-loop gain of an amplifier as that gain which should be determined only by external resistors. However, the *actual* dc closed loop of an amplifier is determined by *both* the external resistors and open-loop gain of an op amp.

The actual dc closed-loop gain of a *noninverting* amplifier is

$$\text{actual } A_{CL} = \frac{(R_f + R_i)/R_i}{1 + \frac{1}{A_{OL}}\left(\frac{R_f + R_i}{R_i}\right)} \tag{10-3a}$$

where

$$\frac{R_f + R_i}{R_i} = \text{ideal } A_{CL} \text{ for } \textit{noninverting} \text{ amplifiers} \tag{10-3b}$$

If A_{OL} is very large, the denominator of Eq. (10-3a) approaches unity. Then the amplifier gain will *not* depend on the open-loop gain of the op amp but rather only on the external resistors and can be calculated from Eq. (10-3b).

The actual dc gain of an *inverting amplifier* depends on

A_{OL} according to

$$\text{actual } A_{CL} = \frac{-R_f/R_i}{1 + \frac{1}{A_{OL}}\left(\frac{R_f + R_i}{R_i}\right)} \qquad (10\text{-}3c)$$

where

$$\frac{-R_f}{R_i} = \text{ideal } A_{CL} \text{ for } \textit{inverting} \text{ amplifiers} \qquad (10\text{-}3d)$$

Equation (10-3d) is valid if A_{OL} is large with respect to $(R_f + R_L)/R_i$.

EXAMPLE 10-5

Find the actual gain for a dc noninverting amplifier if ideal A_{CL} = *100* and A_{OL} is (a) 10.000; (b) 1000; (c) 100; (d)10; (e) 1. Repeat a de inverting amplifier with an ideal gain of -100.

Solution (a) For the nninverting amplifier: $(R_f + R_i)/R_i$ =100 = ideal gain. From Eq. (10-3a)

$$\text{actual } A_{CL} = \frac{100}{1 + \left(\frac{1}{10{,}000}\right)100} = 99.0099$$

For the inverting amplifier $R_f/R_i = |\text{ideal gain}| = 100$. Therefore, $(R_f + R_i)/R_i = 101$. From Eq. (10-3c).

$$\text{actual } A_{CL} = \frac{-100}{1 + \left(\frac{1}{10{,}000}\right)101} = -99.0000$$

If these steps are repeated for part (b) though (e), the results may be tabulated as folows:

	A_{OL}					
	1	10	100	10^3	10^4	10^5
Actual A_{CL}, noninverting	0.99	9.09	50	90.9	99.0	99.9
Actual A_{CL}, inverting	− 0.98	− 9.01	− 49.7	− 90.8	− 99.0	− 99.9

The results of Example 10-5 are shown by plot A_{CL} versus A_{OL} in Fig. 10-2. There are two important lessons to be learned from Example 10-5 and Fig. 10-2. First the actual gains of




FIGURE 10-2 The actual closed-loop gain of an inverting or noninverting amplifier depends on both the ideal gain that is set by resistor ratios, and the open-loop gain of the op amp at dc (see Example 10-5).

both noninverting and inverting amplifiers are of approximately the same magnitudes for the same value of open-loop gain. Second, we would like the actual closed-loop gain to be equal to the ideal closed-loop gain. An examination of Eqs. (10-3a) and (10-3c) shows that this will be true if the open-loop gain of the op amp A_{OL} is large with respect to the ideal closed-loop gain of the op amp. Practically, we would like A_{OL}

to be 100 or more times the ideal A_{CL}, so that the external precision resistors and not the op amp's A_{OL} determine the actual gain, to within 1 %.

We already learned in Section 10-1.2 that A_{OL} depends on frequency. Since A_{OL} of the op amp also determines A_{CL} of an amplifier, then A_{CL} of the amplifier will also depend on frequency. But before we look at the amplifier's frequency response we must define it and also define bandwidth.

2. Small-Signal Bandwidth, Low- and High-Frequency Limits

The useful frequency range of any amplifier (closed- or open-loop) is defined by a high-frequency limit f_H and a low-frequency limit f_L. At f_L and f_H, the voltage gain is down to 0.707 times its maximum value in the middle of the useful frequency range. In terms of decibels, the voltage gain is down 3 dB at both f_L and f_H. These statements are summarized on the general frequency response curve in Fig.10-3 and in Appendix 1.




FIGURE 10-3 Small-signal bandwidth.

Small-signal bandwidth is the difference between f_H and f_L. Often f_L is very small with respect to f_H, or f_L is 0 for a dc amplifier. Therefore, the small-signal bandwidth approximately equals the high-frequency limit f_H. From point A of Fig. 10-1, we see that the small-signal bandwidth of an op amp is 5 Hz.

3. Measuring Frequency Response

You can learn a lot about frequency response by learning how to measure frequency response at a test bench.

Laboratory procedure. The frequency-response curve of Fig. 10-3 would have been obtained in the following manner:

1. Adjust the input voltage E_i of an op amp to some convenient value, let's say 30 mV rms.
2. Set the sinusoidal frequency of E_i to some convenient midband value, let's say 1000 Hz.
3. Measure the midband output voltage; assume that it equals 3.0 V.
4. Calculate the midband voltage gain A_{CL} = 3 V/0.030 V = 100.
5. Calculate the expected value of Vo at f_L and fH, V_o = (0.707) (V_o midband). Thus V_o = (0.707) 3 V = 2.1 V rms where A_{CL} = *70.7*.
6. Hold E_i *constant* in magnitude at 30 mV. Reduce the oscillator frequency until V_o = 2.1 V. Read the oscillator dial frequency to obtain the *lower cutoff* frequency f_L.
7. Hold E_i constant in amplitude at 30 mV Increase the oscillator frequency (beyond 1 kHz) until V_o again drops to 2.1 V. Read f_H from the oscillator dial.
8. Calculate bandwidth B from $B = f_H - f_L$. *Note:* For dc

amplifiers, f = 0; therefore, $B = f_H$

The low and high cutoff frequencies are also called the *corner* frequencies, the 3-dB frequencies, the 0.707 frequencies, or simply the *cutoff* frequencies.

4. Bandwidth of Inverting and Noninverting Amplifiers

In this section let's stipulate that all amplifiers are direct coupled. Next, observe that both inverting and noninverting amplifiers are made from exactly the same structure. They have an op amp, a feedback resistor R_f, and an input resistor R_i. An amplifier only as sumes an identity when you choose which input will experience the input signal. If you connect E_i via R_i to the (-) input and ground the (+) input, you define the amplifier to be inverting. If E_i *is* wired to (+) input and ground to R_i, the same structure becomes a noninverting amplifier.

In view of the observation above, it is perhaps not surprising that the *upper cutoff frequency* f_H *for both inverting and noninverting amplifiers is given by*

$$f_H = \frac{B}{(R_f + R_i)/R_i}$$

where B = *op* amp small-signal bandwidth

R_f = *feedback* resistance

R_i = *input* resistor

EXAMPLE 10-6

Given that $R_f = R_i = 10\ \text{k}\Omega$ for an inverting amplifier and also for a noninverting amplifier, find the gain and bandwidth of (a) the inverting amplifier; (b) the noninverting amplifier. (c) What are the gain and bandwidth of a voltage follower? The op amp is a 741 with a smallsignal

gain-bandwidth product of $B = 1$ MHz.

Solution (a) From Eq. (3-2b) or (10-3d), $A_{CL} = -R_f/R_i = -1$. From Eq. (10-4),

$$f_H = \frac{1 \times 10^6 \text{ Hz}}{(10 \text{ k}\Omega + 10 \text{ k}\Omega)/10 \text{ k}\Omega} = 500 \text{ kHz}$$

(b) From Eq. (3-l lb) or (10-3b), $A_{CL} = (R_f + R_i)/R_i = 2$. f_H is the same as in part (a). The noninverting amplifier has a higher gain-bandwidth product than the inverting amplifier. (c) The voltage follower has. a gain of 1 [see Eq. (3-9b)]. In Eq. (3-llb), $R_f = 0$ and R_i *is* an open circuit approaching an infinite resistance for a voltage follower. Therefore, $(R_f + R_i)/R_i = 1$. Hence the upper cutoff frequency f_H is calculated from Eq. (10-4) as

$$f_H = \frac{1 \times 10^6 \text{ Hz}}{(R_f + R_i)/R_i} = \frac{10^6 \text{ Hz}}{1} = 1 \text{ MHz}$$

5. Finding Bandwidth by a Graphical Method

There is a graphical technique for obtaining the frequency response of a noninverting amplifier. An example is shown in Fig. 10-4. Let the amplifier gain equal 1000 at low and middle frequencies. From Eq. (10-4), $f_H = 999$ Hz $\simeq$ 1 kHz. At f_H, the amplifier gain is approximately 700 (0.707 X 1000 = 700). For all frequencies above f_H, the frequency response of the amplifier and op amp coincide. For another example, use Fig. 10-4 and draw a horizontal line starting at $A_{CL} = 100$. The ending point where it intercepts the curve of A_{OL} versus f shows the amplifier's bandwidth. For this case, $f_H = 10$ kHz. The conclusion is that the gain-bandwidth product of a noninverting amplifier is equal to B of the op amp. There is a direct trade-off. If you want more closed-loop gain, you must sacrifice bandwidth.




FIGURE 10-4 Op amp small-signal bandwidth and amplified closed-loop bandwidth.

COMPREHENSION - ĐỌC HIỂU

Words and pharase - *Từ và cụm từ*

- Effect of Open-Loop Gain on Closed-Loop Gain of an Amplifier, DC Operation: *tác động của độ lợi vòng mở trên độ lợi vòng khép kín của một bộ lợi khuếch đại, hoạt động dc*
- Small-Signal Bandwidth, Low- and High-Frequency Limits: *băng thông tín hiệu nhỏ, các giới hạn tần số thấp và cao*
- Measuring Frequency Response: *đo đáp tuyến tần số*
- Bandwidth of Inverting and Noninverting Amplifiers: *băng thông của các bộ khuếch đại đảo mạch và không đảo mạch*
- Finding Bandwidth by a Graphical Method: *tìm băng thông bằng phương pháp đồ thị*

Translate the paragraph 1, 2, 3, 4 into Vietnamese - *Bài dịch đoạn 1, 2, 3, 4*

1. *Tác động của độ lợi vòng mở trên độ lợi vòng khép kín của một bộ lợi khuếch đại, hoạt động dc*

Ta cần phải học cách mà độ lợi vòng mở A_{OL} ảnh hưởng đến độ lợi vòng khép kín thực tế của một bộ khuếch đại với điện áp tín hiệu dc (tần số zero). Trước tiên, chúng ta phải xác định độ lợi vòng khép kín lý tưởng của bộ khuếch đại dưới hình thức là độ lợi ấy sẽ phải được xác định bởi chỉ các điện trở ngoài. Tuy nhiên, vòng khép kín dc của một bộ khuếch đại được xác định bởi các điện trở ngoài lẫn độ lợi vòng lặp mở của một op amp.

Độ lợi vòng khép kín dc thật sự của bộ khuếch đại không đảo mạch là

$$A_{CL} \text{ thực tế} = \frac{(R_f + R_i)/R_i}{1 + \frac{1}{A_{OL}}(\frac{R_f + R_i}{R_i})} \qquad (10.3a)$$

Trong đó

$\frac{R_f + R_i}{R_i} = A_{CL}$ *lý tưởng, đối với các bộ khuếch đại không đảo mạch (10.3b)*

Nếu A_{OL} rất lớn thì mẫu số của phương trình (10.3a) tiến đến đơn vị. Sau đó độ lợi của bộ khuếch đại sẽ không phụ thuộc độ lợi vòng mở của op amp nhưng chỉ phụ thuộc vào các điện trở ngoài được tính từ phương trình 10.3b.

Độ lợi dc thực tế của bộ khuếch đại đảo mạch phụ thuộc vào A_{OL} được viết như sau

$$A_{CL} \text{ thực tế} = \frac{-R_f / R_i}{1 + \frac{1}{A_{OL}}(\frac{R_f + R_i}{R_i})} \qquad (10.3c)$$

trong đó

$-R_f / R_i = A_{CL}$ *lý tưởng ứng với bộ khuếch đại không đảo mạch (10.3d)*

Phương trình (10.3d) là đúng nếu A_{OL} là lớn so với $(R_f + R_i)/R_i$

Kết quả của ví dụ 10.5 được minh họa bởi đồ thị A_{CL} là biến thiên theo A_{OL} ở hình 10.2. Có hai bài học quan trọng được học từ ví dụ 10.5 và hình 10.2.

Trước tiện độ lợi thực tế của các bộ khuếch lợi đảo mạch và bộ khuếch đại không đảo mạch đều có độ lớn gần

bằng nhau ứng với giá trị giống nhau của giá trị vòng mở. Thứ hai, chúng ta muốn độ lợi vòng lặp khép kín thực tế với độ lợi vòng khép kín lý tưởng. Kiểm tra phương trình 10.3a và 103c cho thấy rằng, độ lợi vòng mở của op amp A_{OL} là tương ứng với độ lợi khép kín vòng lý tưởng op amp. Về mặt thực tế, chúng ta muốn A_{OL} phải bằng 100 lần hoặc nhiều hơn A_{CL} lý tưởng, để các điện trở bên ngoài và không phải là A_{OL} của op amp xác định độ lợi thực tế trong phạm vi 1%.

Chúng ta đã học trong phần 10.1.2 rằng A_{OL} phụ thuộc vào tần số. Bởi vì A_{OL} của op amp xác định A_{CL} của một bộ khuếch đại cho nên A_{CL} của bộ khuếch đại cũng sẽ phụ thuộc vào tần số. Nhưng trước khi xem xét đáp tuyến tần số của bộ khuếch đại ta phải xác định nó và qua đó xác định băng thông.

2. Băng thông tín hiệu nhỏ, các giới hạn tần số thấp và cao

Miền tần số hữu dụng của bất cứ bộ khuếch đại nào (vòng lặp khép kín hoặc vòng mở) đều được xác định bởi một giới hạn tần số cao f_H và một giới hạn tần số thấp f_L. Tại f_L và f_H, độ lợi điện áp giảm đến 0.707 lần giá trị cực đại của nó ở giữa miền tần số hữu dụng. Tính theo các số hạng của decibel, độ lợi điện áp giảm xuống 3 dB tại cả f_L và f_H. Những phát biểu này được khái quát hóa trong đáp tuyến tần số tổng quát ở hình 10.3 và trong phụ lục 1.

Băng thông tín hiệu nhỏ là hiệu số giữa f_H và f_L. Thông thường f_L rất nhỏ so với f_H, hoặc f_L bằng 0 đối với bộ khuếch đại dc. Do đó, băng thông tín hiệu nhỏ chỉ bằng với giới hạn tần số cao f_H. Từ điểm A của hình 10.1, ta thấy rằng băng thông tín hiệu nhỏ của một op amp là 5 Hz.

3. Đo đáp tuyến tần số

Bạn có thể học nhiều về đáp tuyến tần số bằng cách học

cách đo đáp tuyến tần số tại bảng thử nghiệm.

Phương pháp phòng thí nghiệm. Đường cong đáp tuyến tần số ở hình 10.3 được tìm theo cách thức sau đây:

1. *Điều chỉnh điện áp đầu vào E_i của một op amp đến một giá trị thuận lợi nào đó, ta gọi giá trị này là giá trị hiệu dụng 30 mV.*
2. *Xác lập tần số hình sin của E_i đến một giá trị giữa băng thuận lợi nào đó ta gọi là 1000 Hz.*
3. *Đo điện áp đầu ra giữa băng ; giả sử là 3.0 V.*
4. *Tính độ lợi điện áp giữa băng $A_{CL} = 3\ V/0.030\ V = 100$.*
5. *Tính giá trị mong đợi của V_o tại f_L và f_H. $V_o = (0.707)$ (V_o giữa băng). Vậy $V_o = (0.707)\ 3\ V = 2.1\ V$ hiệu dụng trong đó $A_{CL} = 70.7$.*
6. *Giữ E_i không đổi về độ lớn tại 30 mV. Giảm tần số của bộ dao động cho đến khi $V_o = 2.1$ V. Đọc tần số trên bề mặt của bộ dao động để tìm tần số cắt thấp f_L.*
7. *Giữ E_i không đổi về biên độ tại 30 mV. Tăng tốc độ của bộ dao động (vượt ra khỏi 1 kHz) cho đến khi V_o một lần nữa giảm đến 2.1 V. Đọc f_H từ bề mặt đồng hồ của bộ dao động.*
8. *Tính băng thông B từ $B = f_H - f_L$.*

Lưu ý: *Đối với các bộ khuếch đại, f = 0; do đó $B = f_H$*

Các tần số cắt thấp và cao còn được gọi là các tần số của hình nón, các tần số 3dB, các tần số 0.707, hoặc đơn giản là các tần số cắt.

4. Băng thông của các bộ khuếch đại đảo mạch và không đảo mạch

Trong phần này, chúng ta giả sử rằng tất cả bộ khuếch đại đều được ghép trực tiếp. Kế tiếp ta quan sát thấy rằng cả

bộ khuếch đại đảo mạch và không đảo mạch đều làm từ các cấu trúc giống hệt nhau. Chúng đều có một op amp, một điện trở hồi tiếp R_f và một điện trở đầu vào R_i. Một bộ khuếch đại chỉ giả sử duy nhất lúc bạn chọn để qua đó đầu vào sẽ là tín hiệu vào. Nếu bạn nối E_i vào R_i để đến đầu vào (-) và tiếp đất đầu vào (+), thì bạn xác định bộ khuếch đại này chính là bộ khuếch đại đảo mạch. Nếu E_i được quấn với đầu vào (+) và tiếp đất đến R_i thì thì cấu trúc tương tự trở nên một bộ khuếch đại không đảo mạch.

Từ quan điểm khảo sát trên đây, ta không phải ngạc nhiên khi biết rằng tần số cắt trên f_H cả bộ khuếch đại đảo mạch lẫn bộ khuếch đại không đảo mạch được cho bởi công thức

$$f_H = \frac{B}{(R_f + R_i)/R_i} \qquad (10.4)$$

trong đó

B = *băng thông tín hiệu nhỏ op amp*

R_f = *điện trở hồi tiếp*

R_i = *điện trở vào*

5. Tìm băng thông bằng phương pháp đồ thị

Có một kỹ thuật đồ thị để tìm đáp tuyến tần số của một bộ khuếch đại không đảo mạch. Ví dụ được cho trong hình 10.4. Độ lợi bộ khuếch đại bằng 1000 tại tần số thấp và giữa. Từ phương trình 10.4, f_H = 999 Hz $\simeq$ 1 kHz. Tại f_H, độ lợi của bộ khuếch đại gần bằng 700 (0.707 x 1000 $\simeq$ 700). Ứng với tất cả tần số bên trên f_H, thì đáp tuyến tần số của bộ khuếch đại và op amp trùng nhau. Để có ví dụ khác, chúng ta hãy sử dụng hình 10.4 và vẽ một đường nằm ngang bắt đầu tại A_{CL} = 100. Điểm cuối cùng nơi mà nó cắt đường cong A_{OL} biến thiên theo f sẽ cho ta băng thông của

bộ khuếch đại. Vì lý do này $f_H \simeq 10$ kHz. Kết luận cho thấy rằng tích độ lợi với băng thông của một bộ khuếch đại không đảo mạch thì bằng B của op amp. Nếu bạn muốn thu được nhiều độ lợi vòng khép kín, thì bạn phải hy sinh băng thông.

Topic 2

SLEW RATE AND OUTPUT VOLTAGE

1. Definition of Slew Rate

The slew rate of an op amp tells how fast its output voltage can change. For a generalpurpose op amp such as the 741, the maximum slew rate is 0.5 $V/\mu s$. This means that the output voltage can change a maximum of 1/2 V in 1 μs. Slew rate depends on many factors: the amplifier gain, compensating capacitors, and even whether the output voltage is going positive or negative. The worst case, or slowest slew rate, occurs at unity gain. Therefore, slew rate is usually specified at unity gain (see Appendix 1).

2. Cause of Slew-Rate Limiting

Within general-purpose op amps at least one capacitor is required to prevent oscillation (see Section 10-1.1). Connected to this capacitor is a portion of the op amp's internal circuitry that can furnish a maximum current that is limited by op amp design. The ratio of this maximum current I to the compensating capacitor C is the *slew rate.* For example, a 741 can furnish a maximum of 15 μA to its internal 30-pF compensating capacitor (see Appendix 1). Therefore,

$$\text{slew rate} = \frac{\text{output voltage change}}{\text{time}} = \frac{I}{C} = \frac{15\ \mu\text{A}}{30\ \text{pF}} = 0.5\ \frac{\text{V}}{\mu\text{s}} \qquad (10\text{-}5)$$

From Eq. (10-5), a faster slew rate requires the op amp to have either a higher maximum current or a smaller compen-

sating capacitor. Op amps with slew rates greater than 100 $V/\mu s$ are referred to as high-speed operational amplifiers. For special applications such as video systems, op amps with slew rates greater than 1000 V//j,s are available.

EXAMPLE 10-7

An instantaneous input change of 10 V is applied to a unity-gain inverting amplifier. If the op amp is a 741, how long will it take for the output voltage to change by 10 V?

Solution By Eq. (10-5),

$$\text{slew rate} = \frac{\text{output voltage change}}{\text{time}}$$

$$\frac{0.5\text{ V}}{\mu s} = \frac{10\text{ V}}{\text{time}}, \qquad \text{time} = \frac{10\text{ V} \times \mu s}{0.5\text{ V}} = 20\ \mu s$$

3. Slew-Rate Limiting of Sine Waves

In the voltage follower of Fig. 10-5, E_i is a sine wave with peak amplitude E_p The maximum rate of change of E_p depends on both its frequency f and the peak amplitude. It is given by $2\pi f E_p$. If this rate of change is larger than the op amp's slew rate, the output V_o will be distorted. That is, output V_o tries to follow E_i but cannot do so because of slew-rate limiting. The result is distortion, as shown by the triangular shape of V_o in Fig. 10-5. The maximum frequency f_{max} at which we can obtain an undistorted output voltage with a peak value of V_{op} is determined by the slew rate in accordance with.




FIGURE 10-5 Example of slew-rate limiting of output voltage Vo.

$$f_{max} = \frac{\text{slew rate}}{6.28 \times V_{op}} \qquad (10\text{-}6a)$$

where f_{max} is the maximum frequency in Hz, V_{op} is the maximum undistorted output voltage in volts, and the slew rate is in volts per microsecond.

The maximum peak sinusoidal output voltage $V_{op\ max}$ that can be obtained at a given frequency *f is* found from

$$V_{op\ max} = \frac{\text{slew rate}}{6.28 \times f} \qquad (10\text{-}6b)$$

EXAMPLE 10-8

The slew rate for a 741 is 0.5 V/μs. At what maximum frequency can you get an undistorted sine-wave output voltage of (a) 10-V peak; (b) 1-V peak?

Solution (a) From Eq. (10-6a),

$$f_{max} = \frac{1}{6.28 \times 10\ \text{V}} \times \frac{0.5\ \text{V}}{\mu\text{s}} = 8\ \text{kHz}$$

(b) From Eq. (10-6a),

$$f_{max} = 80\ \text{kHz}$$

In the next example, we learn that the slew rate *and* bandwidth must *both* be considered before we can predict the highest frequency at which we can obtain an undistorted output voltage.

EXAMPLE 10-9

In Example 10-6, the small-signal bandwidth was 500 kHz for *both* an inverting amplifier with a gain of -1 and a noninverting amplifier with a gain of 2. Find (a) the maximum peak and undistorted sine wave output voltage at f_H = 500 kHz; (b) the maximum frequency at which you can obtain a peak output voltage of 10 V

Solution Since the op amp is a 741, its maximum slew rate is 0.5 *V*/μ*s*. (a) From Eq. (10-6b),

$$V_{op\ max} = \frac{0.5\ \text{V}/\mu\text{s}}{6.28(500 \times 10^3)\ \text{Hz}} = 160\ \text{mV}$$

(b) From Eq. (10-6a),

$$f_{max} = \frac{0.5\ \text{V}/\mu\text{s}}{(6.28)(10\ \text{V})} \approx 8\ \text{kHz}$$

f_{max} is defined as *full-power output frequency* at *full-power output*. The meaning of these new terms will become clear after a brief introduction.

A prudent amplifier design would restrict V_o to limits of ± 10 V. Then you have a safety margin of ±20% if the amplifier is overdriven at ± 12 V (almost into ± V_{sat}). Manufacturers of op amps specify the ± 10 V output voltage level as *full power output*. Note that a *fullpower output frequency* specification is often supplied by the manufacturer (see Appendix 1, "Output Voltage Swing as a Function of Frequency" in the "Typical Performance Curves"). Examples 10-8 and 10-9 showed that the op amp's slew rate limits the upper frequency of large-amplitude output voltages. As the peak output voltage required froW the op amp is reduced, the upper-frequency limitation imposed by the slew rate increases.

Recall that the upper-frequency limitation imposed by small-signal response increases as the closed-loop gain decreases. For each amplifier application, the upperfrequency limit imposed by slew-rate limiting (Section 10-3.3) and small-signal bandwidth (Section 10-2.3) must be calculated. The smaller value determines the actual upperfrequency limit. In general, the slew rate is a large-signal frequency limitation and smallsignal frequency response is a small-signal frequency limitation.

4. Slew Rate Made Easy

Figure 10-6 simplifies the problem of finding f_{max} at any peak output voltage for slew rates between 0.5 and 5 $V/\mu s$. For example, to do part (b) of Example 10-8, locate where the horizontal line V_{op} = 10 V intersects the slew-rate line 0.5 V/μs. Below the intersection, read f_{max} = 8 kHz.




FIGURE 10-6 Slew rate made easy. Any point on a slew-rate line shows the maximum sinusoidal frequency allowed for the corresponding peak output voltage.

COMPREHENSION - ĐỌC HIỂU

Words and pharase - *Từ và cụm từ*

- Definition of Slew Rate: *định nghĩa tốc độ xoay*
- Cause of Slew-Rate Limiting: *nguyên nhân của việc giới hạn tốc độ xoay*
- Slew-Rate Limiting of Sine Waves: *giới hạn tốc độ xoay của các sóng hình sin*
- Slew Rate Made Easy: *tốc độ xoay được tạo ra dễ dàng*

Translate the paragraph 1, 2, 3, 4 into Vietnamese - *Bài dịch đoạn 1, 2, 3, 4*

1. Định nghĩa tốc độ xoay

Tốc độ xoay của một op amp báo cho chúng ta biết rằng điện áp đầu ra có thể thay đổi một cách nhanh chóng. Đối với op amp có mục đích chung như 741, thì độ xoay cực đại là 0.5 V/ μs. Điều này có nghĩa rằng điện áp đầu ra có thể thay đổi tối đa 1/2 V trong 1 μs. Tốc độ xoay thì phụ thuộc vào nhiều yếu tố: độ lợi bộ khuếch đại, các tụ điện bù trừ và thậm chí phụ thuộc vào trường hợp điện áp đầu ra tiến đến dương hay âm. Trường hợp tệ hại nhất hoặc tốc độ xoay thấp nhất xảy ra khi độ lợi bằng đơn vị. Do đó, tốc độ xoay thường được chỉ định tại độ lợi đơn vị. (xem phụ lục 1).

2. Nguyên nhân của việc giới hạn tốc độ xoay

Bên trong các op amp có mục đích chung có ít nhất là một tụ điện cần thiết để ngăn sự dao động (xem phần 10.1.1). Được nối kết với tụ điện này là một phần của mạch bên trong op amp mà có thể cung cấp một dòng điện cực

đại mà dòng điện này bị giới hạn bởi op amp. Tỷ số của dòng điện cực đại I cho tụ điện bù trừ C được gọi là tốc độ xoay. Ví dụ 741 có thể cung cấp một dòng điện cực đại là 15 μA cho tụ điện bù trừ 30-pF (xem phụ lục 1). Do đó,

$$\text{tốc độ xoay} = \frac{\text{thay đổi điện áp đầu ra}}{\text{thời gian}} = \frac{1}{C} = \frac{15\mu A}{30pF} = 0.5\frac{V}{\mu s} \quad (10.5)$$

Từ phương trình 10.5, tốc độ xoay nhanh hơn, yêu cầu phải có op amp hoặc một dòng điện cực đại đầu ra hoặc một tụ điện đầu vào nhỏ. Các op amp với tốc độ xoay lớn hơn 100 V/μs được xem như là các bộ hoạt động cực đại tốc độ cao. Đối với những ứng dụng hệ thống đặc biệt chẳng hạn như hệ thống video, thì cần phải có sẵn các op amp với tốc độ xoay lớn hơn 1000 V/μs.

3. Giới hạn tốc độ xoay của các sóng hình sin

Trong bộ lặp lại điện áp ở hình 10.5, E_i là một sóng hình sin có biên độ đỉnh là E_p. Tốc độ thay đổi tối đa của E_i phụ thuộc vào cả tần số f lẫn biên độ cực đại. Điều này được cho bởi công thức 2 $\pi f E_p$. Nếu tốc độ này thay đổi lớn hơn độ xoay của op amp thì đầu ra V_o sẽ bị biến dạng. Điều này có nghĩa rằng đầu ra V_o phải cố gắng lặp lại theo E_i nhưng không thể thực hiện điều đó do bởi giới hạn tốc độ xoay. Kết quả là có sự biến dạng như minh họa bởi dạng sóng hình tam giác của V_o như hình 10.5. Tần số cực đại f_{max} mà tại đó bạn có thể tìm một điện áp đầu ra không bị biến dạng với giá trị cực đại của V_{op} xác định bởi tốc độ xoay theo công thức

$$f_{max} = \frac{\text{tốc độ xoay}}{6.28 \times V_{op}} \quad (10.6a)$$

trong đó f_{max} là tần số cực đại theo Hz, V_{op} là điện áp

đầu ra cực đại không bị biến dạng tính theo volt và tốc độ xoay tính theo volt trên micro giây.

Điện áp đầu ra dạng hình sin có đỉnh cực đại $V_{op\ max}$ *có thể được tìm tại một tần số f được cho công thức dưới đây*

$$V_{op\ max} = \frac{\text{tốc độ xoay}}{6.28 \times f} \qquad (10.6b)$$

Trong ví dụ kế tiếp chúng ta học được rằng tốc độ xoay và băng thông cả hai đều có thể xem xét trước khi có thể dự báo tần số lớn nhất mà ta có thể tìm được ở một điện áp đầu ra không biến dạng.

f_{max} *được định nghĩa là tần số đầu ra công suất đầy đủ tại đầu ra công suất đầy đủ. Ý nghĩa của các thuật ngữ mới này sẽ rõ ràng hơn sau khi tìm hiểu phần giới thiệu.*

Một bản thiết kế bộ khuếch đại thận trọng sẽ giới hạn V_o *sang các giới hạn ± 10 V. Sau đó bạn có được một lề an toàn là ± 20% nếu bộ khuếch đại vượt quá ± 12 V (thường đi vào vùng ±* V_{sat}*). Nhiều nhà sản xuất op amp chỉ định điện áp đầu ra ± 10 V làm đầu ra công suất đầy đủ. Lưu ý rằng tần số đầu ra công suất đầy đủ thường được cung cấp do bởi nhà sản xuất.*

Hãy nhớ lại rằng giới hạn tần số trên bị áp đặt bởi đáp tuyến tín hiệu nhỏ gia tăng khi độ lợi của vòng khép kín giảm. Ứng với mỗi một ứng dụng của bộ khuếch đại, giới hạn tần số trên bị áp đặt giới hạn tốc độ xoay (Phần 10.3.3) và băng thông dữ liệu nhỏ (Mục 10.2.3) phải được tính. Giá trị nhỏ hơn xác định giới hạn tần số trên thực tế tổng quát tốc độ xoay và một giới hạn tín hiệu tần số lớn và đáp tuyến tín hiệu tần số nhỏ và một giới hạn tín hiệu tần số nhỏ.

4. Tốc độ xoay được tạo ra dễ dàng

Hình 10.6 đơn giản hóa bài toán tìm f_{max} tại đầu ra bất kỳ đỉnh nào ứng với tốc độ xoay nằm giữa 0.5 và 5 V / µs. Ví dụ, để thực hiện phần (b) của ví dụ 10.8, tìm vị trí nơi mà đường nằm ngang V_{op} = 10 V đường tốc độ xoay 0.5 V / µs. Bên dưới giao điểm này chỉ số đọc được f_{max} = 8 kHz.

Topic 4

NOISE IN THE OUTPUT VOLTAGE

1. Introduction

Undesired electrical signals present in the output voltage are classified as *noise*. Drift (see Lesson 9) and offsets can be considered as very-low-frequency noise. If you view the output voltage of an op amp amplifier with a sensitive oscilloscope setting (1 mV/cm), you will see a random display of noise voltages called *hash*. The frequencies of these noise voltages range from 0.01 Hz to megahertz.

Noise is generated in any material that is above absolute zero (-273^{0}C). Noise is also generated by all electrical devices and their controls. For example, in an automobile the spark plugs, voltage regulator, fan motor, air conditioner, and generator all generate noise. Even when headlights are switched on (or off), there is a sudden change in current that generates noise. This type of noise is external to the op amp. Effects of external noise can be minimized by proper construction techniques and circuit selection (see Sections 10-4.3 to 10-4.5).

2. Noise in Op Amp Circuits

Even if there was no external noise, there would still be noise in the output voltage caused by the op amp. This internal op amp noise is modeled most simply by a noise voltage source E_n. As shown in Fig. 10-7, E_n is placed in series with the (+) input. On data sheets, noise voltage is specified in microvolts or nanovolts (rms) for different values of source resistance over a particular frequency range. For example, the 741 op

amp has 2 / μV of total noise over a frequency of 10 Hz to 10 kHz. This noise voltage is valid for source resistors (R_i) be-




FIGURE 10-7 Op amp noise is modeled by a noise voltage in series with the (+) input.

tween 100 Ω, and 20k Ω. The noise voltage goes up directly with R_i once R_i exceeds 20 k Ω. Thus R_i should be kept below 20k Ω to minimize noise in the output (see Appendix 1). Data sheets may also specify an input current value over the same frequency range.

3. Noise Gain

Noise voltage is amplified just as offset voltage is. That is, *noise voltage gain* is the same as the gain of a noninverting amplifier:

$$\text{noise gain} = 1 + \frac{R_f}{R_i} \qquad (10\text{-}7)$$

What can you do about minimizing output voltage errors due to noise? First, avoid, if possible, large values of R_i and R_f. Install a small capacitor (3-pF) across R_f to shunt it at high noise frequencies. Then the higher noise frequencies will not be amplified as much. Next, do not shunt R_i with a capacitor; otherwise, the R_iC combination will have a smaller impedance at higher noise frequencies than R_i alone, and gain will increase with frequency and aggravate the situation. Finally, try to keep R_i at about 10 kΩ or below.

Noise currents, like bias currents, are also present at each op amp input terminal. If a bias-current compensation resistor is installed (see Lesson 9), the effect of noise currents on output voltage will be reduced. As with offset current, the effects of noise currents also depend on the feedback resistor. So if possible, reduce the size of R_f to minimize the effects of noise currents.

4. Noise in the Inverting Adder

In the inverting adder (see Section 3-2), each signal input voltage has a gain of 1. However, the noise gain will be 1 plus the number of inputs; for example, a four-input adder would have a noise gain of 5. Thus noise voltage has five times as much gain as each input signal. Therefore, low-amplitude signals should be preamplified before connecting them to an adder.

5. Summary

To reduce the effects of op amp noise:

1. *Never* connect a capacitor across the input resistor or from (-) input to ground. There will always be a few picofarads of stray capacitance from (-)input to ground due to wiring, so

2. *Always* connect a small capacitor (3 pF) across the feed-

back resistor. This reduces the noise gain at high frequencies.

3. If possible, avoid large resistor values.

COMPREHENSION - ĐỌC HIỂU

Words and pharase - *Từ và cụm từ*

- Introduction: *giới thiệu*
- Noise in Op Amp Circuits: *tiếng ồn trong các mạch op amp*
- Noise Gain: *độ lợi tiếng ồn*
- Noise in *the* Inverting Adder: *tiếng ồn trong bộ cộng đảo mạch*
- Summary: *tóm lược*

Translate the paragraph 1, 2, 3, 4, 5 into Vietnamese - *Bài dịch đoạn 1, 2, 3,4 ,5*

1. Giới thiệu

Tín hiệu điện ngoài ý muốn trong điện áp đầu ra nó được phân loại dưới dạng tiếng ồn. Drift (xem bài 9) và độ chuyển dời có thể được xem như là tiếng ồn có tần số rất thấp. Nếu bạn xem điện áp đầu ra của một bộ khuếch đại op amp với cài đặt bộ dao động nhạy cảm (1m V / 1cm), bạn sẽ xem thấy một sự hiển thị ngẫu nhiên của các điện áp tiếng ồn được gọi là tín hiệu (hash). Các tần số của điện áp tiếng ồn biến thiên từ 0.01 Hz cho đến megahertz.

Tiếng ồn được tạo ra trong bất cứ vật liệu nào vốn ở bên trên độ không tuyệt đối (-273°C). Tiếng ồn cũng được tạo ra bởi các thiết bị điện và tín hiệu điều khiển chúng. Ví dụ, trong một bugi đánh lửa của xe hơi, bộ điều hòa điện áp, quạt mô tơ, máy điều hòa không khí và máy phát điện tất

cả đều tạo ra tiếng ồn. Thậm chí lúc các bóng đèn sáng được mở (hoặc được ngắt) có một sự thay đổi đột ngột về cường độ dòng điện, điều này tạo ra tiếng ồn. Tiếng ồn này nằm bên ngoài của op amp. Các ảnh hưởng của tiếng ồn bên ngoài cũng có thể được thu nhỏ tối đa bởi các kỹ thuật cấu tạo chuyên biệt và bộ chọn mạch (xem phần 10.4.3 đến 10.4.5).

2. Tiếng ồn trong các mạch op amp

Thậm chí nếu không có tiếng ồn bên ngoài , vẫn có tiếng ồn trong điện áp đầu ra do op amp. Tiếng ồn op amp bên trong này được hình thành hầu như do bởi điện áp nguồn tiếng ồn E_n. Như minh họa trong hình 10.7, E_n được đặt nối tiếp với đầu vào (+). Trên các trang dữ liệu, điện áp tiếng ồn được chỉ định theo đơn vị microvolts hoặc nanovolts (rms) hoặc các giá trị khác của điện trở nguồn trên một miền tần số đặc biệt. Ví dụ op amp 741 có tổng số điệnáp tiếng ồn là 2μV trên một tần số 10 Hz cho đến 10 kHz. Điện áp tiếng ồn này là hiệu lực của nguồn điện trở (R_i) giữa 100Ω và 20 kΩ. Điện áp tiếng ồn tăng nhanh trực tiếp với R_i, một khi R_i vượt quá 20 kΩ. Do đó, R_i phải được giữ bên dưới 20 kΩ để giảm thiểu tiếng ồn trong đầu ra. Trang dữ liệu cũng chỉ định một giá trị cường độ dòng điện vào, trên một miền tần số giống vậy.

3. Độ lợi tiếng ồn

Điện áp tiếng ồn được khuếch đại như điện áp dịch chuyển. Nghĩa là, độ lợi điện áp tiếng ồn giống hệt độ lợi của bộ khuếch đại không đảo mạch:

$$\text{Độ lợi của tiếng ồn} = \frac{1 + R_f}{R_i} \qquad (10.7)$$

Vậy chúng ta có thể làm gì để thu nhỏ tối thiểu sai số điện áp đầu ra do bởi tiếng ồn? Trước tiên phải tránh, nếu được phải chọn các trị của R_i và R_f lớn. Cài đặt một tụ điện nhỏ (3pF) giữa hai đầu R_f để mắc shunt của nó tại các tần số tiếng ồn cao. Sau đó, các tần số tiếng ồn cao hơn sẽ không được khuếch đại nhiều. Kế tiếp, đừng mắc shunt R_i với một tụ điện; nếu không thì tổ hợp R_iC sẽ có một tổng trở thấp hơn tại các tần số tiếng ồn cao hơn R_i và độ lợi sẽ gia tăng với tần số. Sau cùng, hãy giữ R_i khoảng chừng 10 kΩ hoặc bên dưới.

Các dòng điện tiếng ồn chẳng hạn như dòng thiên áp cũng có mặt tại mỗi một cực đầu vào của op amp. Nếu một điện trở bù trừ dòng thiên áp cài đặt thì ảnh hưởng của dòng điện ồn trên điện áp đầu ra sẽ giảm. Cũng như dòng dịch chuyển offset, ảnh hưởng của dòng tiếng ồn cũng phụ thuộc vào điện trở. Vì thế nếu được, hãy giảm thiểu kích thước của R_f để cực tiểu hóa ảnh hưởng của dòng tiếng ồn.

4. Tiếng ồn trong bộ cộng đảo mạch

Trong bộ cộng đảo mạch (xem phần 3.2), mỗi một đầu vào tín hiệu đều có một độ lợi bằng 1. Tuy nhiên, độ lợi tiếng ồn bằng 1 cộng với các tín hiệu đầu vào; ví dụ, một bộ cộng bốn đầu vào phải có một độ lợi bằng 5. Như thế thì điện áp tiếng ồn phải lớn gấp năm lần độ lợi tại một tín hiệu vào. Do đó, tín hiệu khuếch đại thấp nên được khuếch đại trước khi nối kết chúng với một bộ cọng.

5. Tóm lược

Để giảm thiểu ảnh hưởng của tiếng ồn op amp

1. *Đừng bao giờ nối một tụ điện với hai đầu của điện trở vào hoặc từ đầu vào (-) đến đất. Sẽ phải luôn luôn có một vài picofara của tụ điện từ đầu vào (-) đến đất do bởi một dây.*

2. Luôn luôn nối một tụ điện nhỏ (3 pF) giữa hai đầu của điện trở hồi tiếp (feedback resistor). Điều này giảm thiểu độ lợi tiếng ồn tại tần số cao.

3. Nếu được, hãy tránh các giá trị điện trở lớn.

Topic 5

LOOP GAIN

Loop gain ($A\beta$) is defined as the ratio of open-loop gain to closed-loop gain.

$$A\beta = \frac{A_{OL}}{A_{CL}} \qquad (10\text{-}8)$$

See Fig. 10-8. Loop gain determines circuit performance. For 1 % gain accuracy, the loop gain must be 100 times the closed-loop gain. This is the same conclusion stated in Section 10-2. Hence the greater the loop gain at a particular frequency, the closer the closed-loop gain depends only on external circuit values.

(β is that fraction of the output fed back to the input

$$\text{Noise gain} = \frac{1}{\beta} = \frac{R_i + R_f}{R_i} \qquad (10\text{-}9)$$

Figure 10-9 shows that the noise gain may peak in the vicinity of the frequency at which $A\beta = 1$ even if the signal gain (the normal closed-loop gain) rolls off at a much lower frequency. This is




FIGURE 10-8 Loop gain.




FIGURE 10-9 Noise gain.

because the loop gain may have more than 90^0 phase shift and the amplifier is lightly damped at this frequency.

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese

Độ lợi vòng lặp (A β) có nghĩa là tỷ số giữa độ lợi vòng lặp mở chia cho độ lợi vòng lặp đóng.

$$A\beta = \frac{A_{OL}}{A_{CL}} \qquad (10.8)$$

Xem hình 10.8.Độ lợi vòng lặp xác định hoạt động của mạch. Để có độ chính xác độ lợi 1%, thì độ lợi của vòng phải gấp 100 lần của độ lợi vòng khép kín. Điều này giống hệ như kết luận đã được phát biểu trong phần 10.2. Ở đây độ lợi của vòng lặp lớn hơn tại một tần số đặc biệt, độ lợi của vòng lặp khép kín chỉ phụ thuộc vào các thiết bị mạch ngoài.

β là tỷ số của đầu ra hồi tiếp đến đầu vào

$$\text{Độ lợi tiếng ồn} = \frac{1}{\beta} = \frac{R_i + R_f}{R_i} \qquad 10.9)$$

Hình 10.9 cho thấy rằng độ lợi tiếng ồn có thể cực đại tại nhiều tần số mà ở đó Aβ = 1 thậm chí nếu tín hiệu độ lợi (độ lợi khép kín bình thường) bị lệch tại một tần số thấp như thế. Điều này bởi vì độ lợi vòng có thể lớn hơn 90^0 lệch pha và bộ cực đại thường chỉ lệch nhẹ tại tần số này.

PROBLEMS

10-1. What is the typical open-loop gain of a 741 op amp at very low frequencies?

10-2. The dc open-loop gain of an op amp is 100,000. Find the open-loop gain at its break frequency.

10-3. The transient response rise time (unity gain) of an op amp is 0.07 μs. Find the small-signal bandwidth.

10-4. An op amp has a small signal unity-gain bandwidth of 2 MHz. Find its open-loop gain at 200 kHz.

10-5. What is the difference between the open-loop and closed-loop gain of an op amp?

10-6. What is the open-loop gain for the op amp of Problem 10-4 at 2 MHz?

10-7. What is *rise time?*

10-8. An op amp has a dc open-loop gain of 100,000. It is used in an inverting amplifier circuit with $R_f = 100\text{k}\Omega$, $R_i = 10\ \text{k}\Omega$. Find the actual dc closed-loop gain.

10-9. The op amp of Problem 10-8 is used in a noninverting amplifier with the same R_f and R_i. Find the amplifier's actual dc closed-loop gain.

10-10. What is the small-signal bandwidth of the op amp whose frequency response is given in Fig. 10-1 ?

10-11. The unity-gain bandwidth of an op amp is 10 MHz. It is used to make a noninverting amplifier with an ideal closed-loop gain of 100. Find the amplifier's (a) small-signal bandwidth; (b) A_{CL} at f_H.

10-12. How fast can the output of an op amp change by 10V if its slew rate is 1 V/μs?

LESSON 11

Active Filters

LEARNING OBJECTIVES

Upon completion of this chapter on active filters, you will be able to:

- Name the four general classifications of filters and sketch a frequency-response curve that shows the band of frequencies that they pass and stop.
- Design or analyze circuits for three types of low-pass filters: -20 dB/decade, -40 dB/ decade, or -60 dB/decade roll-off.
- Design or analyze circuits for three types of high-pass filters: +20 dB, +40 dB, and +60 dB per decade of roll-off.
- Cascade a low-pass filter with a high-pass filter to make a wide bandpass filter.
- Calculate the lower and upper cutoff frequencies of either a bandpass or a notch filter, if you are given (1) bandwidth and resonant frequency, (2) bandwidth and quality factor, or (3) resonant frequency and quality factor.
- Calculate the quality factor, bandwidth, and resonant frequency of a bandpass or notch filter for a given lower and upper cutoff frequency.
- Design a bandpass filter that uses only one op amp.

- Make a notch filter by (1) designing a bandpass filter circuit with the same bandwidth and a resonant frequency equal to the notch frequency, and (2) properly connecting the bandpass circuit to an inverting adder.
- Explain the operation of a stereo equalizer circuit.
- Use PSpice to simulate the performance of filter circuits.

MỤC ĐÍCH YÊU CẦU VÀ BỐ CỤC

Sau khi hoàn thành chương về các bộ lọc hoạt động, bạn sẽ có thể:


- *Nhận biết tên bốn loại bộ lọc tổng quát và vẽ đồ thị đường cong đáp tuyến tần số biểu thị dải tần số mà chúng truyền và ngưng.*
- *Thiết kế hoặc phân tích mạch của ba kiểu bộ lọc truyền thấp: - 20 dB/ decade, - 40 dB/ decade, hoặc - 60 dB/ decade.*
- *Thiết kế hoặc phân tích mạch của ba kiểu bộ lọc truyền cao: + 20 dB, + 40 dB và + 60 dB trên bộ mười.*
- *Xếp chồng một bộ lọc truyền thấp với một bộ lọc truyền cao tạo ra một bộ lọc truyền dải rộng.*
- *Tính tần số thấp và cao của mỗi một bộ lọc nút hoặc bộ lọc truyền dải nếu bạn được cho (1) băng thông và tần số cộng hưởng. (2) băng thông và hệ số chất lượng; (3) tần số cộng hưởng và hệ số chất lượng.*
- *Tính hệ số chất lượng, băng thông và hệ số cộng hưởng của thông dải hoặc của bộ lọc rãnh ứng với tần số cắt trên và dưới đã cho.*
- *Thiết kế một bộ lọc thông dải vốn chỉ sử dụng một op amp.*

- *Tạo một bộ lọc rãnh bằng cách (1) thiết kế mạch của một bộ lọc thông dải với cùng một băng thông cùng với một tần số cộng hưởng bằng với tần số rãnh và (2) Nối kết hoàn chỉnh mạch băng thông với một bộ cộng đảo mạch.*
- *Giải thích hoạt động của một bộ mạch cân bằng stereo.*
- *Sử dụng PSpice để mô phỏng hoạt động của các mạch bộ lọc.*


INTRODUCTION

A filter is a circuit that is designed to pass a specified band of frequencies while attenuating all signals outside this band. Filter networks may be either active or passive. *Passive filter networks* contain only resistors, inductors, and capacitors. *Active filters,* which are the only type covered in this text, employ transistors or op amps plus resistors, inductors, and capacitors. Inductors are not often used in active filters, because they are bulky and costly and may have large internal resistive components.


There are four types of filters: low *pass, high-pass, bandpass,* and *band-elimination* (also referred to as *band-reject* or *notch)* filters. Figure 11-1 illustrates frequency response plots for the four types of filters. A low-pass filter is a circuit that has a constant output voltage from dc up to a *cutoff frequency* f_c. As the frequency increases above f_c, the output voltage is attenuated (decreases). Figure 11-1(a) is a




(a) Low-pass filter.



(b) High-pass filter.



(c) Bandpass filter.



(d) Band-elimination filter.

FIGURE 11-1 Frequency response for four categories of filters.

plot of the magnitude of the output voltage of a low-pass filter versus frequency. The solid line is a plot for the ideal low-pass filter, while the dashed lines indicate the curves for practical low-pass filters. The range of frequencies that are *transmitted is* known as the *passband*. The range of frequencies that are *attenuated is* known as the *stop band*. The cutoff frequency, f_c, is also called the 0.707 frequency, the -3-dB frequency, the corner frequency, or the break frequency.

High-pass filters attenuate the output voltage for all frequencies below the cutoff frequency f_c. Above f_c, the magnitude of the output voltage is constant. Figure 11-1(b) is the plot for ideal and practical high-pass filters. The solid line is the ideal curve, the dashed curves show how practical high-pass filters deviate from the ideal.

Bandpass filters pass only a band of frequencies while attenuating all frequencies outside the band. Band-elimination filters perform in an exactly opposite way; that is, band-elimination filters reject a specified band of frequencies while passing all frequencies outside the band. Typical frequency-response plots for bandpass and band-elimination filters are shown in Figs. 11-1(c) and (d). Once again, the solid line represents the ideal plot, while dashed lines show the practical curves.

Filters are an integral part of electronic networks and are used in applications from audio circuits to digital signal processing systems.

Topic 1

BASIC LOW-PASS FILTER

1. Introduction

The circuit of Fig. 11-2(a) is a commonly used low-pass active filter. The filtering is done by the *RC* network, and the op amp is used as a unity-gain amplifier. The resistor R_f *is* equal to *R* and is included for dc offset. [At dc, the capacitive reactance is infinite and the do resistance path to ground for both input terminals should be equal (see Section 9-4).]

The differential voltage between pins 2 and 3 is essentially 0V. Therefore, the voltage across capacitor C equals output voltage V_0, because this circuit is a voltage follower. E_i divides between *R* and C. The capacitor voltage equals V_0 and is

$$V_0 = \frac{1/j\varpi C}{R + 1/j\varpi C} \times E_i \qquad (11.1a)$$

where ϖ is the frequency of E_i in radians per second ($\varpi = 2\pi f$) and j is equal to $\sqrt{-1}$.


Rewriting Eq. (11-1a) to obtain the closed-loop voltage gain A_{CL}, we have

$$A_{CL} = \frac{V_0}{E_i} = \frac{1}{1 + j\varpi RC} \qquad (11.1b)$$

To show that the circuit of Fig. 11-2(a) is a low-pass filter,

consider how A_{CL} in Eq. (11-1b) varies as frequency is varied. At very low frequencies, that is, as ω approaches 0, $|A_{CL}| = 1$, and at very high frequencies, as ω approaches infinity, $|A_{CL}| = 0$. (The absolute value sign, | . | , indicates magnitude.)

(a) Low-pass filter for a roll-off of -20 dB/decade.



(b) Frequency-response plot for the circuit of part (a).




FIGURE 11-2 Low-pass filter and frequency-response plot for a filter with a -20-dB/decade roll-off.

Figure 11-2(b) is a plot of $|A_{CL}|$ versus co and shows that

for frequencies greater than the cutoff frequency ϖ_c, $|A_{CL}|$ decreases at a rate of 20 dB/decade*. This is the same as saying that the voltage gain is divided by 10 when the frequency of ω is increased by 10.

2. Designing the Filter

The cutoff frequency ϖ_c is defined as that frequency of E_i where $|A_{CL}|$ is reduced to 0.707 times its low-frequency value. This important point will be discussed further in Section 11-1.3. The cutoff frequency is evaluated from

$$\varpi_c = \frac{1}{RC} = 2\pi f_c \qquad (11.2a)$$

where ϖ_c is the cutoff frequency in radians per second, f_c is the cutoff frequency in hertz, *R* is in ohms, and C is in farads. Equation (11-2a) may be rearranged to solve for *R:*

$$R = \frac{1}{\varpi_c C} = \frac{1}{2\pi f_c C} \qquad (11.2b)$$

EXAMPLE 11-1

Let $R = 10$ kΩ and C = 0.001 μF in Fig. 11-2(a); what is the cutoff frequency?

Solution By Eq. (11-2a),

$$\varpi_c = \frac{1}{(10\times10^3)(0.001\times10^{-6})} = 100 krad/s$$

* $\text{dB} = 20 \log_{10} \frac{V_0}{E_i}$

or

$$f_c = \frac{\varpi_c}{6.28} = \frac{100 \times 10^3}{6.28} = 15.9kHz$$

EXAMPLE 11-2

For the low-pass filter in Fig. 11-2(a), calculate *R* for a cutoff frequency of 2 kHz and C = 0.005 μF .

Solution From Eq. (11-2b),

$$R = \frac{1}{\varpi_c C} = \frac{1}{(6.28)(2 \times 10^3)(5 \times 10^{-9})} \approx 15.9k\Omega$$

EXAMPLE 11-3

Calculate *R* in Fig. 11-2(a) for a cutoff frequency of 30 krad/s and C = 0.01 μF.

Solution From Eq. (11-2b),

$$R = \frac{1}{\varpi_c C} = \frac{1}{(30 \times 10^3)(1 \times 10^{-8})} = 3.3k\Omega$$

Design Procedure

The design of a low-pass filter similar to Fig. 11-2(a) is accomplished in three steps:

1. Choose the cutoff frequency-either ω_c or f_c
2. Choose the capacitance C, usually between 0.001 and 0.1 μF
3. Calculate *R* from Eq. (11-2b).

3. Filter Response

The value of A_{CL} at ϖ_c is found by letting $\varpi RC = 1$ in Eq. (11-1b):

$$A_{CL} = \frac{1}{1+j1} = \frac{1}{\sqrt{2}\ \angle 45^\circ} = 0.707\ \angle -45^\circ$$

Therefore, the magnitude of A_{CL} at ϖ_c is

$$|A_{CL}| = \frac{1}{\sqrt{2}} = 0.707 = -3dB$$

and the phase angle is -45°.

The solid curve in Fig. 11-2(b) shows how the magnitude of the actual frequency response deviates from the straight dashed-line approximation in the vicinity of ϖ_c. At 0.1 ϖ_c, $|A_{CL}| \simeq 1$ (0 dB), and at $10\varpi_c$ $|A_{CL}| \simeq 1$ (0 dB). Table 11-1 gives both the magnitude and the phase angle for different values of ϖ between 0. 1 ϖ_c and $10\varpi_c$

Many applications require steeper roll-offs after the cutoff frequency. One common filter configuration that gives steeper roll-offs is the *Butterworth filter.*

TABLE 11-1 MAGNITUDE AND PHASE ANGLE FOR THE LOW-PASS FILTER OF FIG. 11-2(a)

ω	$\lvert A_{CL}\rvert$	Phase angle (deg)
$0.1\omega_c$	1.0	−6
$0.25\omega_c$	0.97	−14
$0.5\omega_c$	0.89	−27
ω_c	0.707	−45
$2\omega_c$	0.445	−63
$4\omega_c$	0.25	−76
$10\omega_c$	0.1	−84

. COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *Giới thiệu*
- Designing the Filter: *Thiết kế bộ lọc*
- Filter Response: *Đáp tuyến bộ lọc*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

BỘ LỌC TRUYỀN THẤP CĂN BẢN

1. Giới thiệu

Mạch ở hình 11.2a là một bộ lọc hoạt động truyền thấp được dùng phổ biến. Việc lọc được thực hiện bởi một mạng RC và op amp được dùng làm một bộ khuếch đại có độ lợi bằng 1. Điện trở R_f phải bằng với R và được đưa vào cho độ dịch chuyển dc. [Tại dc dung kháng là vô hạn và đường dẫn trở kháng dc đến đất dùng cho cả hai cổng vào đều phải bằng nhau (xem phần 9.4).

Nhiễu điện thế giữa các pin 2 và 3 bằng 0 V. Do đó, điện áp giữa hai đầu tụ điện C phải bằng điện áp đầu ra V_o, bởi vì mạch này là một bộ lặp lại điện áp E_i chia giữa R và C. Điện áp tụ điện phải bằng V_o và

$$V_0 = \frac{1/j\varpi C}{R + 1/j\varpi C} \times E_i \qquad (11.1a)$$

trong đó ϖ là tần số của E_i theo đơn vị radian trên giây ($\varpi = 2\pi f$) và j bằng $\sqrt{-1}$.

Viết lại phương trình 11.1a để tìm độ lợi vòng khép kín A_{CL} ta có được

$$A_{CL} = \frac{V_0}{E_i} = \frac{1}{1 + j\varpi RC} \qquad (11.1b)$$

Để chứng tỏ rằng mạch ở hình 11.2a là một bộ lọc truyền thấp, khảo sát cách A_{CL} trong phương trình 11.1b biến thiên khi tần số biến thiên. Tại các tần số rất thấp có nghĩa rằng khi ϖ tiến tới 0, thì $|A_{CL}| = 1$ và tại các tần số rất cao khi ω tiến đến vô hạn, $|A_{CL}| \doteq 0$. (Giá trị tuyệt đối ký hiệu là $|.|$, cho biết đây là độ lớn.)

Hình 11.2b là một đồ thị của $|A_{CL}|$ biến thiên theo ϖ và cho thấy rằng các tần số này lớn hơn số cắt ϖ_c, $|A_{CL}|$ giảm tại tốc độ 20 dB/decade. Điều này giống hệt như những gì trình bày đó là độ lợi điện áp được chia cho 10 khi tần số của v tăng lện theo bộ mười.

2. Thiết kế bộ lọc

Tần số cắt ϖ_c được xác định là tần số của E_i ở đó $|A_{CL}|$ giảm cho đến 0.707 lần giá trị tần số thấp của nó. Điểm quan trọng này sẽ được thảo luận sâu xa hơn ở trong phần 11.1.3. Tần số cắt được tính từ công thức

$$\varpi_c = \frac{1}{RC} = 2\pi f_c \qquad (11.2a)$$

ở đây ω_c là tần số cắt tính theo đơn vị radian trên giây, f_c là tần số cắt tính theo đơn vị hertz, R tính theo ohm và C tính theo fara. Phương trình 11.2a có thể được sắp xếp để giải cho R:

$$R = \frac{1}{\varpi_c C} = \frac{1}{2\pi f_c C} \qquad (11.2b)$$

3. Đáp tuyến bộ lọc

Giá trị của A_{CL} tại ϖ_c được tìm bằng cách đặt $\varpi RC = 1$

trong phương trình 11.1b:

$$A_{CL} = \frac{1}{1 + j1} = \frac{1}{\sqrt{2}\,\angle 45^\circ} = 0.707\ \angle -45^\circ$$

Do đó, độ lớn của A_{CL} tại ϖ_c là

$$|A_{CL}| = \frac{1}{\sqrt{2}} = 0.707 = -3dB$$

và góc lệch pha là - 45^0

Đường cong bằng nét sẫm trong hình 11.2b cho thấy độ lớn của tần số thực tế biến thiên từ đường thẳng bằng nét gạch trên tần số ϖ_c. Tại 0.1 ϖ_c, thì $|A_{CL}| \simeq 1$ (0 dB) và tại 10 ϖ_c thì $|A_{CL}| \simeq 0.1$ (-20 dB).

Topic 2

INTRODUCTION TO THE BUTTERWORTH FILTER

In many low-pass filter applications, it is necessary for the closed-loop gain to be as close to 1 as possible within the passband. The *Butterworth filter* is best suited for this type of application. The Butterworth filter is also called a *maximally flat* or *flat flat* filter, and all filters in this chapter will be of the Butterworth type. Figure 11-3 shows the ideal (solid line) and the practical (dashed lines) frequency response for three types of Butterworth filters. As the roll-offs become steeper, they approach the ideal filter more closely.

Two active filters similar to Fig. 11-2(a) could be coupled together to give a rolloff of -40 dB/decade. This would not be the most economical design, because it would require two op amps. In Section 11-3.1, it is shown how one op amp can be used to build a Butterworth filter with a single op amp to give a -40-dB/decade roll-off. Then in Section 11-4, a -40-dB/decade filter is cascaded with a -20-dB/decade filter to produce a -60-dB/decade filter.

Butterworth filters are not designed to keep a constant phase angle at the cutoff frequency. A basic low-pass filter of -20 dB/decade has a phase angle of -45° at ϖ_c, A -40-dB/decade Butterworth filter has a phase angle of -90° at ϖ_c and a -60-dB/decade filter has a phase angle of -135° at ϖ_c, Therefore, for each increase of -20 dB/decade, the phase angle will in-

crease by -45° at ω_c, We now proceed to a Butterworth filter that has a roll-off steeper than -20 dB/decade.




FIGURE 11-3 Frequency-response plots for three types of low-pass Butterworth filters.

COMPREHENSION - ĐỌC HIỂU

Translate into Vietnamese - *Bài dịch*

GIỚI THIỆU BỘ LỌC BUTTERWORTH

Trong nhiều ứng dụng của bộ lọc truyền thấp, cần thiết ta phải có độ lợi vòng khép kín bằng hoặc gần bằng 1 bên trong thông dải. Bộ lọc Butterworth phù hợp nhất đối với kiểu ứng dụng này. Bộ lọc Butterworth còn được gọi là bộ lọc phẳng - phẳng hoặc bộ lọc phẳng cực đại và tất cả bộ lọc trong chương này là thuộc kiểu Butterworth. Hình 11.3 biểu thị các đáp tuyến số lý tưởng (đường sẫm) và thực tế (đường gạch nét) ứng với ba kiểu bộ lọc Butterworth.

Hai bộ lọc tương tự như hình 11.2a có thể được ghép lại với nhau để cho ta một tỷ số roll-off là - 40dB/decade. Hình này không phải là một bản thiết kế hiệu quả thực tế bởi vì nó yêu cầu phải có hai op amp. Trong mục 11.3.1 sẽ trình bày cách mà một op amp có thể được dùng để cấu tạo một bộ lọc Butterworth chỉ cần op amp cho ta chỉ số - 40dB/ decade roll-off. Sau đó trong mục 11.4, một bộ lọc - 40 dB/ decade được xếp chồng lên bộ lọc - 20 dB/decade để tạo ra một bộ lọc - 60 dB/decade.

Các bộ lọc Butterworth không được thiết kế để giữ góc lệch pha bằng hằng số tại tần số cắt. Một bộ lọc truyền thấp căn bản - 20 dB/decade có một góc lệch pha bằng - 45^0 tại ϖ_c. Còn một bộ lọc Butterworth - 40 dB/ decade thì có góc lệch pha bằng - 90^0 tại ϖ_c và một bộ lọc - 60dB/ decade thì có một góc lệch pha bằng - 135^0 tại ϖ_c. Do đó, ứng với một sự gia tăng - 20dB/decade thì góc lệch pha sẽ tăng - 45^0 tại ϖ_c. Bây giờ chúng ta xử lý một bộ lọc Butterwork vốn có những số đo roll-off lớn hơn - 20 dB/decade.

Topic 3

-40-DB/DECADE LOW-PASS BUTTERWORTH FILTER

1. Simplified Design Procedure

The circuit of Fig. 11-4(a) is one of the most commonly used low-pass filters. It produces a roll-off of -40 dB/decade; that is, after the cutoff frequency, the magnitude of A_{CL} decreases by 40 dB as ϖ_c increases to $10\varpi_c$. The solid line in Fig. 11-4(b) shows the actual frequency-response plot, which is explained in more detail in Section 11-3.2. The op amp is connected for dc unity gain. Resistor R_f *is* included for dc offset, as explained in Section 9-4. Since the op amp circuit is basically a voltage follower (unity-gain amplifier), the voltage across C_1 equals output voltage, V_o.


The design of the low-pass filter of Fig. 11-4(a) is greatly simplified by making resistors $R_1 = R_2 = R$. Then there are only five steps in the design procedure.

Design procedure


1. Choose the cutoff frequency, ϖ_c or f_c.
2. Pick C_1; choose a convenient value between 100 pF and 0.1 /-μF.
3. Make $C_2 = 2C_1$.
4. Calculate

$$R = \frac{0.707}{\varpi_c C_1} \qquad (11.3)$$

5. Choose $R_f = 2R$.



(a) Low-pass filter for a roll-off of -40 dB/decade.



(b) Frequency-response plot for the low-pass filter of part (a).

FIGURE 11-4 Circuit and frequency plot for a low-pass filter of -40 dB/decade.

EXAMPLE 11-4

Determine R_1 and R_2 in Fig. 11-4(a) for a cutoff frequency of 1 kHz. Let C_1 = 0.01 μF.

Solution Pick $C_2 = 2\,C_1 = 2(0.01\ \mu F) = 0.02\ \mu F$. Select $R_1 = R_2 = R$ from Eq. (11.3):

$$R = \frac{0.707}{(6.28)(1\times10^3)(0.01\times10^{-6})} = 11{,}258\Omega$$

and

$$R_f = 2(11{,}258\,\Omega) = 22{,}516\,\Omega$$

2. Filter Response

The solid curve in Fig. 11-4(b) shows that the filter of Fig. 11-4(a) not only has a steeper roll-off after ϖ_c, than does Fig. 11-2(a), but also remains at 0 dB almost up to about 0.25 ω_c), The phase angles for the circuit of Fig. 11-4(a) range from 0° at ϖ_c = 0 rad/s (dc condition) to -180° as ϖ_c approaches ∞ (infinity). Table 11-2 compares magnitude and phase angle for the low-pass filters of Figs. 11-2(a) and 11-4(a) from $0.1\varpi_c$ to $10\varpi_c$.

The next low-pass filter cascades the filter of Fig. 11-2(a) with the filter of Fig. 114(a) to form a roll-off of -60 dB/decade. As will be shown, the resistors are the only values that have to be calculated.

TABLE 11-2 MAGNITUDE AND PHASE ANGLE FOR FIGS. 11-2(a) AND 11-4(a)

	$\lvert A_{CL}\rvert$		Phase angle (deg)	
ω	−20 dB/decade; Fig. 11-2(a)	−40 dB/decade; Fig. 11-4(a)	Fig. 11-2(a)	Fig. 11-4(a)
$0.1\omega_c$	1.0	1.0	−6	−8
$0.25\omega_c$	0.97	0.998	−14	−21
$0.5\omega_c$	0.89	0.97	−27	−43
ω_c	0.707	0.707	−45	−90
$2\omega_c$	0.445	0.24	−63	−137
$4\omega_c$	0.25	0.053	−76	−143
$10\omega_c$	0.1	0.01	−84	−172

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Simplified Design Procedure: *Phương pháp thiết kế đơn giản*
- Filter Response: *Đáp tuyến bộ lọc*

Translate the sections 1, 2 into Vietnamese - *Bài dịch các phần 1, 2*

BỘ LỌC BUTTERWORTH TRUYỀN - 40 DB/DECADE

1. Phương pháp thiết kế đơn giản

Mạch ở hình 11.4a là một trong các bộ lọc truyền thấp phổ biến được dùng nhất. Nó tạo ra một roll-off bằng 40dB/decade; có nghĩa sau khi tần số cắt thì độ lớn A_{CL} giảm 40 dB khi ϖ tăng đến $10\varpi_c$. Đường sẫm nét trong hình 11.4b thì đồ thị đáp tuyến tần số thực tế, nó được giải thích chi tiết trong phần 11.3.2. Op amp được nối dùng cho độ lợi đơn vị dc. Điện trở R_f được đưa vào dùng cho sự dịch chuyển dc như minh họa ở hình 9.4. Bởi vì mạch op amp về mặt cơ bản là một bộ lọc điện áp (bộ khuếch đại có độ lợi bằng đơn vị), nên điện áp giữa hai đầu C_1 phải bằng điện áp đầu ra V_o.

Việc thiết kế bộ lọc truyền thấp ở hình 11.4a được đơn giản hóa bằng làm cho các điện trở $R_1 = R_2 = R$. Và chỉ có năm bước trong phương pháp thiết kế.

Phương pháp thiết kế

1. *Chọn tần số cắt ϖ_c hoặc f_c.*
2. *Nhấp C_1; chọn một giá trị thuận lợi giữa 100 μF và 0.1 μF.*

3. *Làm cho $C_2 = 2\,C_1$.*

4. *Hãy tính*

$$R = \frac{0.707}{\varpi_c C_1} \qquad (11.3)$$

5. *Chọn $R_f = 2R$*

$$R = \frac{0.707}{(6.28)(1\times 10^3)(0.01\times 10^{-6})} = 11{,}258\Omega$$

và

$$R_f = 2(11.258\,\Omega) = 22.516\,\Omega$$

2. Đáp tuyến bộ lọc

Đường cong sẫm nét trong hình 11.4b cho thấy rằng bộ lọc ở hình 11.4a chỉ có một chỉ số roll-off tăng bậc sau khi ϖ_c hơn là hình 11.2a, nhưng cũng giữ lại tại 0 dB lên đến khoảng chừng 0.25 ϖ_c. Góc lệch pha dùng cho mạch ở hình 11.4a biến thiên từ 0^0 tại $\varpi = 0$ rad/s (điều kiện dc) cho đến - 180^0 tại ϖ tiến đến ∞. Bảng 11.2 so sánh độ lớn và góc lệch pha của các bộ lọc truyền thấp ở hình 11.2a và 11.4a từ 0.1 ϖ_c đến 10 ϖ_c.

Bộ lọc truyền thấp kế tiếp xếp chồng lên bộ lọc ở hình 11.2a với bộ lọc ở hình 11.4a để tạo nên một bộ lọc roll-off - 60dB / decade. Như minh họa các điện trở có các giá trị đã được tính toán

Topic 4

-60-DB/DECADE LOW-PASS BUTTERWORTH FILTER

1. Simplified Design Procedure

The low-pass filter of Fig. 11-5(a) is built using one low-pass filter of -40 dB/decade cascaded with another of -20 dB/decade to give an overall roll-off of -60 dB/decade. The overall closed-loop gain A_{CL} is the gain of the first filter times the gain of the second filter, or


$$A_{CL} = \frac{V_o}{E_i} = \frac{V_{o_1}}{E_i} \times \frac{V_o}{V_{o_1}} \qquad (11.4)$$

For a Butterworth filter, the magnitude of A_{CL} must be 0.707 at ϖ_c. To guarantee that the frequency response is flat in the passband, use the following design steps.


Design procedure

1. Choose the cutoff frequency, ϖ_c or f_c.
2. Pick C_3; choose a convenient value between 0.001 and 0.1 /μF
3. Make

$$C_1 = \frac{1}{2} C_3 \text{ và } C_2 = 2C_3 \qquad (11.5)$$



(a) Low-pass filter for a roll-off of -60 dB/decade.



(b) Plot of frequency response for the circuit of part (a).

FIGURE 11-5 Low-pass filter designed for a roll-off of -60 dB/decade and corresponding frequency-response plot.

4. Calculate

$$R = \frac{1}{\varpi_c C_3}$$

5. Make $R_1 = R_2 = R_3 = R$
6. $R_{f1} = 2R$ and $R_{f2} = R$. For best results the value of R should be between 10 and 100 kΩ. If the value of R is outside this range, you should go back and pick a new value of C_3.

EXAMPLE 11-5

For the - 60-dB/decade low-pass filter of Fig. 11-5(a), determine the values of C_1, C_2, and R for a cutoff frequency of 1 kHz. Let $C_3 = 0.01\mu F$.

Solution From Eq. (11-5),

$$C_1 = \frac{1}{2}C_3 = \frac{1}{2}(0.01\mu F)$$

and

$$C_2 = 2C_3 = 2(0.01\mu F) = 0.02\mu F$$

From Eq. (11-6),

$$R = \frac{1}{(6.28)(1\times10^3)(0.01\times10^{-6})} = 15{,}915\Omega$$

Example 11-5 shows that the value of R in Fig. 11-5(a) is different from those of Fig. 11-4(a), although the cutoff frequency is the same. This is necessary so that $|A_{CL}|$ remains at 0 dB in the passband until the cutoff frequency is nearly reached; then $|A_{CL}| = 0.707$ at ϖ_c

2. Filter Response

The solid line in Fig. 11-5(b) is the actual plot of the frequency response for Fig. 11-5(a). The dashed curve in the vicinity shows the straight-line approximation. Table 11-3 compares the magnitudes of A_{CL} for the three low-pass filters presented in this chapter. Note that the $|A_{CL}|$ for Fig. 11-5(a) remains quite close to 1 (0 dB) until the cutoff frequency, ϖ_c; then the steep roll-off occurs.

TABLE 11-3 $|A_{CL}|$ FOR THE LOW-PASS FILTERS OF FIGS. 11-2(a), 11-4(a), AND 11-5(a)

ω	−20 dB/decade; Fig. 11-2(a)	−40 dB/decade; Fig. 11-4(a)	−60 dB/decade; Fig. 11-5(a)
$0.1\omega_c$	1.0	1.0	1.0
$0.25\omega_c$	0.97	0.998	0.999
$0.5\omega_c$	0.89	0.97	0.992
ω_c	0.707	0.707	0.707
$2\omega_c$	0.445	0.24	0.124
$4\omega_c$	0.25	0.053	0.022
$10\omega_c$	0.1	0.01	0.001

The phase angles for the low-pass filter of Fig. 11-5(a) range from 0° at $\varpi = 0$ (dB condition) to -270° as ϖ approaches ∞. Table 11-4 compares the phase angles for the three low-pass filters.

All digital signal processing systems use a low-pass filter at the front end to attenuate frequencies above the Nyquist frequency, which is one-half the sampling rate.

TABLE 11-4 PHASE ANGLES FOR THE LOW-PASS FILTERS OF FIGS. 11-2(a), 11-4(a), AND 11-5(a)

ω	−20 dB/decade; Fig. 11-2(a)	−40 dB/decade; Fig. 11-4(a)	−60 dB/decade; Fig. 11-5(a)
$0.1\omega_c$	−6°	−8°	−12°
$0.25\omega_c$	−4°	−21°	−29°
$0.5\omega_c$	−27°	−43°	−60°
ω_c	−45°	−90°	−135°
$2\omega_c$	−63°	−137°	−210°
$4\omega_c$	−76°	−143°	−226°
$10\omega_c$	−84°	−172°	−256°

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Simplified Design Procedure: *Phương pháp thiết kế đơn giản*
- Filter Response: *Đáp tuyến bộ lọc*

Translate the sections 1, 2, into Vietnamese - *Bài dịch các phần 1, 2*

BỘ LỌC BUTTERWORTH TRUYỀN THẤP - 60DB/DECADE

1. Phương pháp thiết kế đơn giản

Bộ lọc truyền thấp ở hình 11.5a được cấu tạo bằng cách sử dụng một bộ lọc truyền thấp - 40 dB/decade được xếp chồng với một bộ lọc truyền thấp khác - 20 dB/decade để cho ta một bộ lọc truyền thấp có roll-off - 60 dB/decade. Độ lợi vòng khép kín tổng thể A_{CL} *là độ lợi của bộ lọc thứ nhất nhân với độ lợi của bộ lọc thứ hai.*

$$A_{CL} = \frac{V_o}{E_i} = \frac{V_{o_1}}{E_i} \times \frac{V_o}{V_{o_1}} \qquad (11.4)$$

Đối với bộ lọc Butterwork, độ lớn của A_{CL} phải bằng 0.707 tại ϖ_c. Để bảo đảm rằng đáp tuyến tần số là phẳng trong thông dải, hãy sử dụng các bước thiết kế sau đây.

Phương pháp thiết kế

1. *Chọn tần số cắt ϖ_c hoặc f_c.*
2. *Chọn C_3; chọn một giá trị thuận lợi giữa 0.001 và 0.1 μF.*
3. *Làm cho* $C_1 = \frac{1}{2}C_3$ *và* $C_2 = 2C_3$ *(11.5)*
4. *Tính*

$$R = \frac{1}{\varpi_c C_3} \qquad (11.6)$$

5. *Cho* $R_1 = R_2 = R_3 = R$
6. $R_{f1} = 2R$ *và* $R_{f2} = R$. *Để có kết quả tốt nhất có giá trị R sẽ nằm giữa 10 và 100 kΩ Nếu giá trị của R nằm bên ngoài dãy này thì bạn nên trở lại và chọn một giá trị mới của C_3.*

Ví dụ 11.5 cho thấy rằng giá trị của R trong hình 11.5a thì khác với giá trị trong hình 11.4a, mặc dù tần số cắt là giống nhau. Điều này là cần thiết để $|A_{CL}|$ vẫn giữ lại tại 0 dB trong thông dải cho đến khi tần số cắt cần đạt được. Sau đó thì $|A_{CL}| = 0.708$ tại ϖ_c.

2. Đáp tuyến bộ lọc

Đường sẫm nét trong hình 11.5b là đồ thị thực tế của đáp tuyến tần số ứng với hình 11.5a. Đường cong bằng nét gạch trong vùng kế cận trình bày một đường xấp xỉ và đường

thẳng. Bảng 11.3 so sánh độ lớn của $|A_{CL}|$ *ứng với ba bộ lọc truyền thấp được trình bày trong chương này. Lưu ý rằng* $|A_{CL}|$ *ứng với hình 11.5a vẫn giữ gần với 1 (0dB) cho đến khi tần số cắt* ϖ_c *sau đó có hiện tượng cuộn ngắt (steep roll-off).*

BẢNG 11.3 *|ACL| ứng với bộ lọc truyền thấp ở hình 11.2a; 11.4a và 11.5a*

Góc lệch pha ứng với bộ lọc truyền thấp ở hình 11.5a biến thiên từ 0^0 *tại* $\varpi = 0$ *(điều kiện dB) đến -* 270^0 *khi* ϖ *tiến đến* ∞*. Bảng 11.4 so sánh các góc lệch pha dùng cho ba bộ lọc truyền thấp.*

Tất cả hệ thống xử lý tín hiệu đều sử dụng bộ lọc truyền thấp ở đầu để làm suy yếu tần số bên trên tần số Nyquist, vốn là một nửa của tốc độ tạo mẫu.

Topic 5

HIGH-PASS BUTTERWORTH FILTERS

1. Introduction

A high-pass filter is a circuit that attenuates all signals below a specified cutoff frequency ϖ_c and passes all signals whose frequency is above the cutoff frequency. Thus a high-pass filter performs the opposite function of the low-pass filter.

Figure 11-6 is a plot of the magnitude of the closed-loop gain versus ω for three types of Butterworth filters. The phase angle for a circuit of 20 dB/decade is +45° at ϖ_c.




FIGURE 11-6 Comparison of frequency response for three high-pass Butterworth filters.


Phase angles at ϖ_c. *increase* by +45° for each *increase of* 20 dB/decade. The phase angles for these three types of high-pass filters are compared in Section 11-5.5.

In this book the design of high-pass filters will be similar to that of the low-pass filters. In fact, the only difference will be the position of the filtering capacitors and resistors.


2. 20-dB/Decade Filter

Compare the high-pass filter of Fig. 11-7(a) with the low-pass filter of Fig. 11-2(a) and note that C and R are interchanged. The feedback resistor R_f is included to minimize dc offset. Since the op amp is connected as a unity-gain follower in Fig. 11-7(a), the output voltage V_O equals the voltage across R and is expressed by

$$V_o = \frac{1}{1 - j(1/\varpi RC)} \times E_i \qquad (11.7)$$



(a) High-pass filter with a roll-off of 20 dB/decade.



(b) Frequency response for (a).

FIGURE 11-7 Basic high-pass filter, 20 dB/decade.

When ϖ approaches 0 rad/s in Eq. (11-7), V_o approaches 0 V. At high frequencies, as ϖ approaches infinity, V_o equals E_i. Since the circuit is not an ideal filter, the frequency response is not ideal, as shown by Fig. 11-7(b). The solid line is the actual response; the dashed lines show the straight-line approximation. The magnitude of the closed-loop gain equals 0.707 when $\varpi_C = 1$. Therefore, the cutoff frequency ϖ_c is given by

$$\varpi_c = \frac{1}{RC} = 2\pi f_c \qquad (11.8a)$$

or

$$R = \frac{1}{\varpi_c C} = \frac{1}{2\pi f_c C} \qquad (11.8b)$$

The reason for solving for R and not C in Eq. (11-8b) is that it is easier to adjust R than it is C. The steps needed in

designing Fig. 11-7(a) are as follows:

Design procedure for 20-dB/decade high-pass

1. Choose the cutoff frequency, ϖ_c or f_c.
2. Choose a convenient value of C usually between 0.001 and 0.1 μF.
3. Calculate R from Eq. (11-8b).
4. Choose $R_f = R$.

EXAMPLE 11-6

Calculate R in Fig. 11-7(a) if C = 0.002 μF and f_c = 10 kHz.

Solution From Eq. (11-8b),

$$R = \frac{1}{(6.28)(10\times10^3)(0.002\times10^{-6})} = 8k\Omega$$

EXAMPLE 11-7

In Fig 11-7(a) if R = 22 kΩ and C = 0.01 μF, calculate (a) ϖ_c; (b) f_c

Solution (a) From Eq. (11-8a),

$$\varpi_c = \frac{1}{(22\times10^3)(0.01\times10^{-6})} = 4.54 krad/s$$

(b) $$f_c = \frac{\varpi_c}{2\pi} = \frac{4.54\times10^3}{6.28} = 724 Hz$$


3. 40-dB/Decade Filter

The circuit of Fig. 11-8(a) is to be designed as a high-pass Butterworth filter with a rolloff of 40 dB/decade below the cutoff frequency, ϖ_c. To satisfy the Butterworth criteria, the


frequency response must be 0.707 at ϖ_c, and be 0 dB in the pass band. These conditions will be met if the following design procedure is followed:

Design procedure for 40-dB/decade high-pass

1. Choose a cutoff frequency, ϖ_c, or f_c.
2. Let $C_1 = C_2 = C$ and choose a convenient value.



(a) High-pass filter with a roll-off of 40 dB/decade.



(b) Frequency response for circuit of part (a).

FIGURE 11-8 Circuit and frequency response for a 40-dB/decade high-pass Butterworth filter.

3. Calculate R_1 from

$$R_1 = \frac{1.414}{\varpi_c C} \tag{11.9}$$

4. Select

$$R_2 = \frac{1}{2} R_1 \tag{11.10}$$

5. To minimize dc offset, let $R_f = R_1$.

EXAMPLE 11-8

In Fig. 11-8(a), let $C_1 = C_2 = 0.01\ \mu F$. Calculate (a) R_1 and (b) R_2 for a cutoff frequency of 1 kHz.

Solution (a) From Eq. (11-9),

$$R_1 = \frac{1.414}{(6.28)(1\times10^3)(0.01\times10^{-6})} = 22.5k\Omega$$

(b) $R_2 = \frac{1}{2}(22.5k\Omega) = 11.3k\Omega$

EXAMPLE 11-9

Calculate (a) R_1 and (b) R_2 in Fig. 11-8(a) for a cutoff frequency of 80 krad/s. $C_1 = C_2 = 125\mu F$.

Solution (a) From (11-9),

$$R_1 = \frac{1.414}{(80\times10^3)(125\times10^{-12})} = 140k\Omega$$


(b) $$R_2 = \frac{1}{2}(140k\Omega) = 70k\Omega$$

4. 60-dB/Decade Filter

As with the low-pass filter of Fig. 11-5, a high-pass filter of +60 dB/decade can be constructed by cascading a +40-dB/decade filter with a +20-dB/decade filter. This circuit (like the other high- and low-pass filters) is designed as a Butterworth filter to have the frequency response in Fig. 11-9(b). The design steps for Fig. 11-9(a) are as follows:

Design procedure for 60-dB/decade high-pass

1. Choose the cutoff frequency, ω_c or f_c
2. Let $C_1 = C_2 = C_3 = C$ and choose a convenient value between 100 pF and 0.1 µF.



(a) High-pass filter for a 60 dB/decade slope.




FIGURE 11-9 Circuit and frequency response for a 60-dB/decade Butterworth high-pass filter.

3. Calculate R_3 *from*

$$R_3 = \frac{1}{\varpi_c C} \tag{11.11}$$

4. Select $R_1 = 2R_3$ (11.12)

5. Select

$$R_2 = \frac{1}{2} R_3 \tag{11.13}$$

6. To minimize dc offset current, let $R_{f1} = R_1$ and $R_{f2} = R_3$.

EXAMPLE 11-10

For Fig. 11-9(a), let $C_1 = C_2 = C_3 = C = 0.1\ \mu F$. Determine (a) R_3, (b) R_1, and (c) R_2 for $\varpi_c = 1$ krad/s. *(f_c = 159* Hz.)

Solution (a) By Eq. (11-11),

$$R_3 = \frac{1}{(1\times10^3)(0.1\times10^{-6})} = 10k\Omega$$

(b) $R_1 = 2R_3 = 2(10\ k\Omega) = 20\ k\Omega$.

(c) $R_2 = \frac{1}{2}R_3 = \frac{1}{2}(10\ k\Omega) = 5\ k\Omega$.

EXAMPLE 11-11

Determine (a) R_3, (b) R_1, and (c) R_2 in Fig. 11-9(a) for a cutoff frequency of 60 kHz. Let $C_1=C_2=C_3=C=220pF$.

Solution (a) From Eq. (11-11),

$$R_3 = \frac{1}{(6.28)(60\times10^3)(220\times10^{-12})} = 12k\Omega$$

(b) $R_1 = 2R_3 = 2(12\ k\Omega) = 24\ k\Omega$.

(c) $R_2 = \frac{1}{2}R_3 = \frac{1}{2}(12\ k\Omega) = 6\ k\Omega$.

If desired, the 20-dB/decade section can come before the 40-dB/decade section, because the op amps provide isolation and do not load one another.

5. Comparison of Magnitudes and Phase Angles

Table 11-5 compares the magnitudes of the closed-loop gain for the three high-pass filters. For each increase of 20 dB/decade, the circuit not only has a steeper roll-off below ϖ_c, but also remains closer to 0 dB or a gain of 1 above ϖ_c.

The phase angle for a 20-dB/decade Butterworth high-pass filter is 45° at ϖ_c. For a 40-dB/decade filter it is 90°, and for a

60-dB/decade filter it is 135°. Other phase angles in the vicinity of ϖ_c for the three filters are given in Table 11-6.

TABLE 11-5 COMPARISON OF | A_{CL} | FOR FIGS. 11-7(a), 11-8(a),

ω	20 dB/decade; Fig. 11-7(a)	40 dB/decade; Fig. 11-8(a)	60 dB/decade; Fig. 11-9(a)
$0.1\omega_c$	0.1	0.01	0.001
$0.25\omega_c$	0.25	0.053	0.022
$0.5\omega_c$	0.445	0.24	0.124
ω_c	0.707	0.707	0.707
$2\omega_c$	0.89	0.97	0.992
$4\omega_c$	0.97	0.998	0.999
$10\omega_c$	1.0	1.0	1.0

TABLE 11-6 COMPARISON OF PHASE ANGLES FOR FIGS. 11-7(a), 11-8(a), AND 11-9(a)

ω	20 dB/decade; Fig. 11-7(a)	40 dB/decade; Fig. 11-8(a)	60 dB/decade; Fig. 11-9(a)
$0.1\omega_c$	84°	172°	256°
$0.25\omega_c$	76°	143°	226°
$0.5\omega_c$	63°	137°	210°
ω	45°	90°	135°
$2\omega_c$	27°	43°	60°
$4\omega_c$	14°	21°	29°
$10\omega_c$	6°	8°	12°

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *Giới thiệu*
- 20-dB/Decade Filter: *Bộ lọc 20dB / decade*
- 40-dB/Decade Filter: *Bộ lọc 40 dB / Decade*
- 60-dB/Decade Filter: *Bộ lọc 60-dB / Decade*
- Comparison of Magnitudes and Phase Angles: *So sánh độ lớn và góc lệch pha*

Translate the sections 1, 2, 3, 4, 5 into Vietnamese - *Bài dịch các phần 1, 2, 3, 4, 5*

BỘ LỌC BUTTERWORTH TRUYỀN CAO

1. Giới thiệu

Một bộ lọc truyền cao là một mạch làm suy yếu tất cả các tín hiệu bên dưới một tần số cắt được chỉ định là ϖ_c và truyền tất cả các tín hiệu có tần số bên trên tần số cắt. Như vậy thì một bộ lọc truyền cao thực hiện tất cả chức năng đối nghịch với chức năng của bộ lọc truyền thấp.

Hình 11.6 là một đồ thị về độ lớn của độ lợi vòng khép biến thiên theo ϖ ứng với ba kiểu bộ lọc Butterworth. Góc lệch pha dành cho một mạch 20dB / decade và + 45^0 tại ϖ_c.

Góc lệch pha tại ϖ_c tăng +45^0 với mỗi sự gia tăng 20dB / decade. Góc lệch pha dành cho ba kiểu bộ lọc truyền cao này được so sánh với nhau trong mục 11.5.5.

Trong sách này thì việc thiết kế các bộ lọc truyền cao tương tự như việc thiết kế của bộ lọc truyền thấp. Thật ra,

sự khác biệt duy nhất nằm ở vị trí các tụ điện của bộ lọc và các điện trở.

2. Bộ lọc 20dB/decade

So sánh bộ lọc truyền cao ở hình 11.7a với bộ lọc truyền thấp ở hình 11.2a và lưu ý rằng C và R có thể hoán chuyển lẫn nhau. Điện trở hồi tiếp R_f đưa vào để thu nhỏ tối thiểu độ dịch chuyển dc. Bởi vì op amp được nối kết làm một bộ lặp lại có độ lợi đơn vị trong hình 11.7a, cho nên điện áp đầu ra phải bằng điện áp giữa hai đầu R và được biểu thị bởi công thức sau đây

$$V_o = \frac{1}{1 - j(1/\varpi RC)} \times E_i \qquad (11.7)$$

Lúc ϖ tiến đến 0 rad/s trong phương trình 11.7 thì V_o tiến đến 0 V. Tại các tần số cao khi ϖ tiến đến vô cực, thì V_o bằng E_i. Bởi vì mạch này không phải là một bộ lọc trên đáp tuyến tần số lý tưởng như minh họa ở hình 11.7b. Đường sẫm nét chính lá đáp tuyến thực tế, còn đường bằng nét gạch thì biểu thị sự gần đúng với đường thẳng. Độ lớn của độ lợi vòng khép kín bằng 0.707 lúc $\varpi RC = 1$. Do đó tần số cắt ϖ_c được cho bởi công thức

$$\varpi_c = \frac{1}{RC} = 2\pi f_c \qquad (11.8a)$$

hoặc

$$R = \frac{1}{\varpi_c C} = \frac{1}{2\pi f_c C} \qquad (11.8b)$$

Lý do để giải tính R và công thức C trong phương trình 11.8b đó là ta dễ dàng điều chỉnh R hơn là điều chỉnh C. Các bước cần thiết được thiết kế trong hình 11.7a như sau:

Phương pháp thiết kế dành cho bộ lọc truyền cao 20 - dB/decade

1. *Chọn tần số cắt* ϖ_c *hoặc* f_c.
2. *Chọn một giá trị quy ước dùng cho C, thường nằm giữa 0.001 và 0.1μF.*
3. *Tính R từ phương trình 11.8b*
4. *Chọn* $R_f = R$

3. Bộ lọc 40 dB/Decade

Mạch ở hình 11.8a được thiết kế là một bộ lọc Butterworth truyền cao với roll-off bằng 40 dB/decade nằm bên dưới tần số cắt ϖ_c. *Để nghiệm đúng tiêu chuẩn Butterworth, đáp tuyến tần số phải là 0.707 tại* ϖ_c *và bằng 0 dB trong thông dải. Điều kiện này sẽ được đáp ứng nếu phương pháp thiết kế sau đây được tuân thủ.*

Phương pháp thiết kế dành cho bộ truyền cao 40 dB/ decade

1. *Chọn một tần số cắt* ϖ_c *hoặc* f_c.
2. *Cho* $C_1 = C_2 = C$ *và chọn một giá trị quy ước.*
3. *Tính* R_1 *từ*

$$R_1 = \frac{1.414}{\varpi_c C} \qquad (11.9)$$

4. *Chọn*

$$R_2 = \frac{1}{2} R_1 \qquad (11.10)$$

5. *Để thu nhỏ tối thiểu độ dịch chuyển dc, ta đặt* $R_f = R_1$

4. Bộ lọc 60-dB/Decade

Cũng như với bộ lọc truyền thấp ở hình 11.5, một bộ lọc truyền cao +60dB/decade có thể được cấu tạo bằng cách xếp chồng một bộ lọc + 40 dB/decade với một bộ lọc +20dB/decade. Mạch này (y hệt như các bộ lọc truyền cao và truyền thấp khác) được thiết kế là một bộ lọc Butterworth để có tác dụng tần số trong hình 11.9b. Các bước thiết kế ở tần 11.9a như sau:

Phương pháp thiết kế dành cho bộ lọc truyền cao 60dB/decade

1. *Chọn tần số cắt* ϖ_c *hoặc* f_c.
2. *Cho* $c_1 = C_2 = C_3 = C$ *và chọn một giá trị thuận lợi giữa 100 pF và 0.1 µF.*
3. *Tính* R_3 *từ*

$$R_3 = \frac{1}{\varpi_c C} \qquad (11.11)$$

4. *Chọn* $R_1 = 2R_3$ *(11.12)*
5. *Chọn*

$$R_2 = \frac{1}{2} R_3 \qquad (11.13)$$

6. *Để thu nhỏ tối thiểu dòng điện dịch chuyển dc, ta hãy đặt* $R_{f1} = R_1$ *và* $R_{f2} = R_3$.

5. So sánh độ lớn và góc lệch pha

Bảng 11.5 so sánh độ lớn của độ lợi vòng khép kín ứng với ba bộ lọc truyền cao. Ứng với mỗi sự gia tăng 20 dB/decade, thì mạch này không chỉ có chỉ số roll-off nằm bên dưới ϖ_c *mà còn giữ gần với 0 dB hoặc độ lợi bằng 1 bên trên* ϖ_c.

Góc lệch pha ứng với bộ lọc truyền cao Butterworth 20 dB/decade là 45^0 tại ϖ_c. Ứng với bộ lọc 40dB/decade thì nó là 90^0 và ứng với bộ lọc 60 dB/decade thì nó bằng 135^0. Các góc lệch pha khác nằm trong vùng lân cận của ϖ_c ứng với ba bộ lọc đã được cho trong bảng 11.6.

Topic 6

INTRODUCTION TO BANDPASS FILTERS

1. Frequency Response

A bandpass filter is a frequency selector. It allows one to select or pass only one particular band of frequencies from all other frequencies that may be present in a circuit. Its normalized frequency response is shown in Fig. 11-10. This type of filter has a maximum gain at a resonant frequency f_r. In this chapter all bandpass filters will have a gain of 1 or 0 dB at f_r. There is one frequency below f_r. where the gain falls to 0.707. It is the *lower cutoff frequency* f_l. At the *higher cutoff frequency* f_h, the gain also equals 0.707, as in Fig. 11-10.




FIGURE 11-10 A bandpass filter has a maximum gain at resonant frequency f_r. The band of frequencies transmitted lies between f_l and f_h.

2. Bandwidth

The range of frequencies between f_l and f_h is called *bandwidth* *B*, or

$$B = f_h - f_l \qquad (11.14)$$

The bandwich is not exactly centered on the resonant frequency. (It is for this reason that we use the historical name "resonant frequency" rather than "center frequency" to describe f_r)

If you know the values for f_l and f_h, the resonant frequency can be found from

$$f_r = \sqrt{f_l f_h} \qquad (11.15)$$

If you know the resonant frequency, f_r, and bandwidth, *B*, cutoff frequencies can be found from

$$fl = \sqrt{\frac{B^2}{4} + f_r^2} - \frac{B}{2} \qquad (11.16a)$$

$$f_h = f_l + B \qquad (11.16b)$$

EXAMPLE 11-12

A bandpass voice filter has lower and upper cutoff frequencies of 300 and 3000 Hz. Find (a) the bandwidth; (b) the resonant frequency.

Solution (a) From Eq. (11-14),

$$B = f_h - f_l = (3000 - 300) = 2700 \text{ Hz}$$

(b) From Eq. (11-15),

$$f_r = \sqrt{f_l f_h} = \sqrt{(300)(3000)} = 948.7\, Hz$$

Note: f_r is always *below* the center frequency of (3000 + 300)/2 = 1650 Hz.

EXAMPLE 11-13

A bandpass filter has a resonant frequency of 950 Hz and a bandwidth of 2700 Hz. Find its lower and upper cutoff frequencies.

Solution From Eq. (11-16a),

$$f_l = \sqrt{\frac{B^2}{4} + f_r^2} - \frac{B}{2} = \sqrt{\frac{(2700)^2}{4} + (950)^2} - \frac{2700}{2}$$

From Eq. (11-16b), $f_h = 300 + 2700 = 3000$ Hz.

3. Quality Factor

The *quality factor Q* is defined as the ratio of resonant frequency to bandwidth, or

$$Q = \frac{f_r}{B} \qquad (11.17)$$

Q is a measure of the bandpass filter's *selectivity*. A high *Q* indicates that a filter selects a smaller band of frequencies (more selective).

4. Narrowband and Wideband Filters

A *wideband* filter has a bandwidth that is two or more times the resonant frequency. That *is*, $Q \leq 0.5$ for wideband filters. In general, wideband filters are made by cascading a lowpass filter circuit with a high-pass filter circuit. This topic is covered in the next section. A narrowband filter ($Q > 0.5$) can usually be made with a single stage. This type of filter is presented in Section 11-8.

EXAMPLE 11-14

Find the quality factor of a voice filter that has a bandwidth of 2700 Hz and a resonant frequency of 950 Hz (see

Examples 11-12 and 11-13).

Solution From Eq. (11-7),

$$Q = \frac{f_r}{B} = \frac{950}{2700} = 0.35$$

This filter is classified as wideband because $Q < 0.5$.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Frequency Response: *Đáp tuyến tần số*
- Bandwidth: *Băng thông*
- Quality Factor: *Thừa số chất lượng*
- Narrowband and Wideband Filters: *Các bộ lọc dải hẹp và dải rộng*

Translate the sections 1, 2, 3, 4 into Vietnamese - *Bài dịch các phần 1, 2, 3, 4*

GIỚI THIỆU BỘ LỌC THÔNG DẢI

1. Đáp tuyến tần số

Đáp tuyến tần số của bộ lọc thông dải là một bộ chọn tần số. Nó cho phép bộ lọc này chọn hoặc truyền qua chỉ dải tần số đặc biệt từ tất cả các tần số có trong mạch. Đáp số tần số chuẩn của nó được minh họa trong hình 11.10. Kiểu bộ lọc này có độ lợi cực đại tại tần số cộng hưởng f_r. Trong chương này tất cả các bộ lọc thông dải đều có một độ lợi bằng 1 hoặc 0 dB tại f_r. Có một tần số bên dưới f_r ở đây độ

lợi giảm đến 0.707. Đây là tần số cắt thấp f_l. Tại tần số cắt cao hơn f_h, thì độ lợi cũng bằng 0.707 như minh họa trong hình 11.10.

2. Băng thông

Miền tần số giữa f_l và f_h được gọi là băng thông B, hoặc

$$B = f_h - f_l \quad (11.14)$$

Băng thông không chính xác nằm ở giữa trên tần số cộng hưởng. (Vì lý do này mà chúng ta sử dụng tên "tần số cộng hưởng" thay vì "tần số giữa" để mô tả f_r.)

Nếu bạn biết các giá trị dành cho f_l và f_h thì tần số cộng hưởng có thể được tìm từ công thức

$$f_r = \sqrt{f_l f_h} \quad (11.15)$$

Nếu bạn biết tần số cộng hưởng f_r và băng thông B, thì các tần số cắt có thể được tìm từ công thức

$$fl = \sqrt{\frac{B^2}{4} + f_r^2} - \frac{B}{2} \quad (11.16a)$$

$$f_h = f_l + B \quad (11.16b)$$

3. Thừa số chất lượng

Thừa số chất lượng Q (quality factor) được định nghĩa là tỷ số giữa tần số cộng hưởng chia cho băng thông hoặc

$$Q = \frac{f_r}{B} \quad (11.17)$$

Q là một số đo của bộ lọc thông dải. Q cao thì cho thấy rằng bộ lọc chọn một dải tần số nhỏ hơn (có nhiều sự chọn lựa hơn).

4. Các bộ lọc dải hẹp và dải rộng

Một bộ lọc dải hẹp thì có băng thông bằng gấp hai hoặc gấp nhiều lần tần số cộng hưởng. Điều đó có nghĩa rằng Q ≤ 0.5 ứng với các bộ lọc dải rộng. Tổng quát thì các bộ lọc dải rộng được thành lập bằng cách xếp chồng một mạch bộ lọc truyền thấp với một mạch của bộ lọc truyền cao. Chủ đề này sẽ được thảo luận trong phần kế tiếp. Một bộ lọc dải hẹp (Q > 0.5) có thể được thành lập chỉ qua một giai đoạn. Kiểu bộ lọc này được trình bày trong phần 11.8.

Topic 7

BASIC WIDEBAND FILTER

1. Cascading

When the output of one circuit is connected in series with the input of a second circuit, the process is called *cascading* gain stages. In Fig. 11-11, the first stage is a 3000-Hz lowpass filter (Section 11-3). Its output is connected to the input of a 300-Hz high-pass filter (Section 11-5.3). The cascaded pair of active filters now form a bandpass filter from input E_i to output V_o. Note that it makes no difference if the high-pass is connected to the low-pass, or vice versa. Note: Each op amp circuit in Fig. 11-11 has unity gain.

2. Wideband Filter Circuit

In general, a wideband filter ($Q \leq 0.5$) is made by cascading a low- and a high-pass filter (see Fig. 11-11). Cutoff frequencies of the low- and high-pass sections *must not overlap,* and each must have the same passband gain. Furthermore, the low-pass filter's cutoff frequency must be 10 or more times the high-pass filter's cutoff frequency.

For cascaded low- and high-pass filters, the resulting wideband filter will have the following characteristics:

1. The lower cutoff frequency, f_l, will be determined only by the high-pass filter.
2. The high cutoff frequency, f_h, will be set only by the low-pass filter.

3. Gain will be maximum at resonant frequency, f_r, and equal to the passband gain of either filter.

These principles are illustrated next.

3. Frequency Response

In Fig. 11-11 the frequency response of a basic -40-dB/decade 3000-Hz low-pass filter is plotted as a dashed line. The frequency response of a 300-Hz high-pass filter is plotted as a solid line. The 40-dB/decade roll-off of the high-pass filter is seen to determine f_l. The -40-dB/decade roll-off of the low-pass sets f_h. Both roll-off curves make up the frequency response of the bandpass filter, V_o versus f. Observe that the resonant, low, and high cutoff frequencies plus bandwidth agree exactly with the values calculated in




FIGURE 11-11 A 3000-Hz second-order low-pass filter is cascaded with a 300-Hz high-pass filter to form a 300- to 3000-Hz bandpass voice filter.

Examples 11-12 and 11-13. Narrow bandpass filters will be introduced in Section 11-8. Discussion of notch filters is deferred until Sections 11-9 and 11-10.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Cascading: *Xếp chồng*
- Wideband Filter Circuit: *Mạch của bộ lọc dải rộng*
- Frequency Response: *Đáp tuyến tần số*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

BỘ LỌC DẢI RỘNG CĂN BẢN

1. Xếp chồng

Lúc đầu ra của một mạch được ghép nối tiếp vào đầu vào của một mạch thứ hai, quy trình này được gọi là quy trình xếp chồng các giai đoạn. Trong hình 11.11, giai đoạn thứ nhất là một bộ lọc truyền thấp 3000 Hz (mục 11.3). Đầu ra của nó được nối vào đầu vào của bộ lọc truyền cao 300 Hz (mục 11.5.3). Cặp xếp chồng các bộ lọc hoạt động bây giờ tạo nên một bộ lọc thông dải từ đầu vào E_i cho đến đầu ra V_o. Lưu ý rằng không có sự khác biệt nếu bộ lọc truyền cao nối với bộ lọc truyền thấp hoặc ngược lại. Cũng cần lưu ý ứng với mỗi một mạch op amp ở hình 11.11 phải có độ lợi bằng 1.

2. Mạch của bộ lọc dải rộng

Tổng quát, một bộ lọc dải rộng ($Q \leq 0.5$) được chế tạo bằng cách xếp chồng một bộ lọc truyền thấp và một bộ lọc

truyền cao (xem hình 11.11). Các tần số cắt của các bộ lọc chọn lựa truyền thấp hoặc truyền cao phải không được phủ lấp lên nhau và mỗi một tần số phải có độ lợi thông dải giống nhau. Chuyên sâu hơn nữa tần số cắt của bộ lọc truyền thấp phải lớn gấp 10 hoặc bội số của 10 tần số cắt của bộ lọc truyền cao.

Ứng với các bộ lọc truyền thấp và truyền cao được xếp chồng thì bộ lọc giãn rộng kết quả sẽ có các đặt trưng sau đây:

1. *Tần số cắt thấp, f_l sẽ được xác định chỉ bằng bộ lọc truyền cao.*
2. *Tần số cắt cao, f_h chỉ được xác định bởi bộ lọc truyền thấp.*
3. *Độ lợi sẽ cực đại tại tần số cộng hưởng f_r và bằng độ lợi thông dải của mỗi một bộ lọc.*

Các nguyên lý này được minh họa ở phần kế tiếp.


3. Đáp tuyến tần số

Trong hình 11.11 đáp tuyến tần số của một bộ lọc truyền thấp cơ bản - 40 dB/decade 3000 Hz được vẽ dưới dạng nét gạch. Đáp tuyến tần số của một bộ lọc truyền cao được vẽ bằng một đường sẫm. Chỉ số 40 dB/decade roll-off của bộ lọc truyền cao được xem như là để xác định f_r. Còn - 40-dB/decade roll-off của bộ lọc truyền thấp thì xác định f_h. Cả hai đường cong roll-off làm nên đáp tuyến tần số bộ lọc băng thông V_o biến thiên theo f. Ta khảo sát thấy rằng các tần số cắt thấp và cao cộng với băng thông thì phù hợp chính xác với các giá trị được tính trong ví dụ 11.12 và 11.13. Các bộ lọc truyền dải hẹp sẽ được giới thiệu trong hình 11.8. Thảo luận các bộ lọc nút được đề cập cho đến mục 11.9 và 11.10.


Topic 8

NARROWBAND BANDPASS FILTERS

Narrowband filters exhibit the typical frequency response shown in Fig. 11-12(a). The analysis and construction of narrowband filters is considerably simplified if we stipulate that the narrowband filter will have a maximum gain of 1 or 0 dB at the resonant frequency f_r. Equations (11-14) through (11-17) and bandpass terms were presented in Section 11-6. They gave an introduction to (cascaded pair) wideband filters. These equations and terms also apply to the narrowband filters that follow.



(a) Typical frequency response curve of a narrowband filter.



(b) Narrowband filter.

FIGURE 11-12 Narrow bandpass filter circuit and its frequency response for the component values shown; f_r = 100 Hz, B = 500 Hz, Q = 2, f_l = 780 Hz, and f_h = 1280 Hz. (a) Typical frequency response of a bandpass filter; (b) narrow bandpass filter circuit.

1. Narrowband Filter Circuit

A narrowband filter circuit uses only one op amp, as shown in Fig. *11-12.* (Compare with the two-op-amp wideband filters in Fig. 11-11.) The filter's input resistance is established approximately by resistor *R*. If the feedback resistor *(2R)* is made two times the input resistor *R*, the filter's maximum gain will be 1 or 0 dB at resonant frequency f_r. By adjusting R_r, one can change (or exactly trim) the resonant frequency without *changing the bandwidth or gain.*

2. Performance

The performance of the unity-gain narrowband filter in Fig. *11-12 is* determined by only a few simple equations. The bandwidth B in hertz is determined by resistor *R* and the two (matched) capacitors C by

$$B = \frac{0.1591}{RC} \quad (11.18a)$$

where

$$B = \frac{f_r}{Q} \quad (11.18b)$$

Gain is a maximum of 1 at f_r provided that feedback resistor *2R* is twice the value of input resistor *R*.

The resonant frequency f_r is determined by resistor R_r, according to

$$R_r = \frac{R}{2Q^2 - 1} \quad (11.19)$$

If you are given component values for the circuit, its resonant frequency can be calculated from

$$f_r = \frac{0.1125}{RC}\sqrt{1 + \frac{R}{R_r}} \quad (11.20)$$

3. Stereo-Equalizer Octave Filter

A stereo equalizer has 10 bandpass filters per channel. They separate the audio spectrum from approximately 30 Hz to 16 kHz into 10 separate octaves of frequency. Each octave can then be cut or boosted with respect to the other to achieve special sound effects, equalize room response, or equalize an automotive compartment to make the radio sound like it is playing in a large hall. The construction of one such equalizer will be analyzed by an example.

EXAMPLE 11-15

Octave equalizers have resonant frequencies at approximately 32, 64, 128, 250, 500, 1000, 2000, 4000, 8000, and 16,000 Hz. Q of each filter is chosen to have values between 1.4 and 2. Let's make a unity-gain narrowband filter to select the sixth octave.

Specifically, make a filter with f_r = 1000 Hz and Q = 2.

Solution From Eq. (11-18b),

$$B = \frac{f_r}{Q} = \frac{1000}{2} = 500 Hz$$

[Note: From Eq. (11-16), f_l = 80 and f_h = 1280 Hz.] Choose C = 0.015 μF. Find R from Eq. (11-18a).

$$R = \frac{0.1591}{BC} = \frac{0.1591}{(500)(0.015 \times 10^{-6} F)} = 21.21 k\Omega$$

The feedback resistor will be 2R = 42.42 kΩ. Find R_r from Eq. (11-19).

$$R_r = \frac{R}{2Q^2 - 1} = \frac{21.21 k\Omega}{2(2)^2 - 1} = \frac{21.21 k\Omega}{7} = 3.03 k\Omega$$

EXAMPLE 11-16

Given a bandpass filter circuit with the component values in Fig. 11-12, find (a) the resonant frequency; (b) the bandwidth.

Solution (a) From Eq. (11-12),

$$f_r = \frac{0.1125}{RC}\sqrt{1 + \frac{R}{R_r}} = \frac{0.1125}{(21.21 \times 10^3)(0.015 \times 10^{-6})}\sqrt{1 + \frac{21.21 k\Omega}{30.03 k\Omega}}$$

$$= (353.6Hz)\sqrt{1+7} = 353.6Hz \times 2.83 = 1000Hz$$

(b) From Eq. (11-18a),

$$B = \frac{0.1591}{RC} = \frac{0.1591}{(21.21\times10^3)(0.015\times10^{-6})} = 500Hz$$

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Narrowband Filter Circuit: *Mạch của bộ lọc dải hẹp*
- Performance: *Hoạt động*
- Stereo-Equalizer Octave Filter: *bộ lọc Oc ta có bộ hiệu chỉnh stereo*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

BỘ LỌC TRUYỀN DẢI BĂNG HẸP

Bộ lọc dải hẹp biểu thị đáp tuyến tần số như minh họa trong hình 11.12a. Sự phân tích và cấu tạo dải hẹp được đơn giản hóa đáng kể nếu chúng ta giả sử rằng bộ lọc dải hẹp này có độ lợi cực đại bằng 1 hoặc 0 dB tại đáp tuyến tần số f_r. Phương trình 11.14 cho đến 11.17 và các số hạng truyền dải được trình bày trong phần 11.6. Chúng cho ta một phần nhập môn về các bộ lọc dải rộng (cặp được xếp chồng). Những phương trình và những số hạng này cũng áp dụng cho các bộ lọc dải hẹp theo sau.

1. Mạch của bộ lọc dải hẹp

Một mạch của bộ lọc dải hẹp chỉ sử dụng một op amp như được minh họa trong hình 11.12. (So với các bộ lọc dải

rộng hai op amp như trong hình 11.11. Điện trở đầu vào của bộ lọc được xác lập một cách gần đúng bởi điện trở R. Nếu điện trở hồi tiếp (2R) được chế tạo gấp hai lần điện trở đầu vào R, thì độ lợi tối đa của bộ lọc sẽ là 1 hoặc 0 dB tại tần số cộng hưởng f_r. Bằng cách điều chỉnh R_r người ta có thể thay đổi tần số cộng hưởng mà không làm thay đổi băng thông hoặc độ lợi.

2. Hoạt động

Hoạt động của một bộ lọc dải hẹp có độ lợi bằng 1 trong hình 11.12 được xác định chỉ bởi một vài phương trình đơn giản. Băng thông B tính theo hertz được xác định bởi điện trở R và hai tụ điện C được nối kết với nhau bởi phương trình

$$B = \frac{0.1591}{RC} \qquad (11.18a)$$

trong đó

$$B = \frac{f_r}{Q} \qquad (11.18b)$$

Độ lợi có giá trị cực đại bằng 1 tại f_r để cho thấy rằng điện trở hồi tiếp 2R bằng hai lần giá trị của điện trở R

Tần số cộng hưởng f_r được xác định bởi điện trở R_r theo

$$R_r = \frac{R}{2Q^2 - 1} \qquad (11.19)$$

Nếu bạn có được giá trị thành phần được cho, thì tần số cộng hưởng của chúng có thể được tính từ

$$f_r = \frac{0.1125}{RC}\sqrt{1 + \frac{R}{R_r}} \qquad (11.20)$$

3. Bộ lọc Oc ta có bộ hiệu chỉnh stereo

Một bộ hiệu chỉnh stereo có 10 bộ lọc băng thông trên mỗi kênh. Chúng chia phổ âm thanh từ gần 30 Hz cho đến 16 kHz thành 10 octa riêng biệt về tần số. Mỗi octa có thể được cắt hoặc được tăng cường tương ứng với octa khác đạt được các hiệu ứng âm thanh đặc biệt, hiệu chỉnh đáp tuyến phòng hoặc hiệu chỉnh thành phần tự động để làm nên một sóng âm thanh giống như nó đang thực hiện trên một phòng lớn. Cấu tạo của một bộ hiệu chỉnh như thế sẽ được phân tích cho bởi ví dụ sau đây.

Topic 9

NOTCH FILTERS

1. Introduction

The notch or band-reject filter is named for the characteristic shape of its frequencyresponse curve in Fig. 11-13. Unwanted frequencies are attenuated in the stopband *B*. The desired frequencies are transmitted in the passband that lies on either side of the notch.

Notch filters usually have a passband gain of unity or 0 dB. The equations for Q, *B*, f_l, f_h and f_r are identical to those of its associated bandpass filter. The reasons for this last statement are presented next.




FIGURE 11-13 A notch filter transmits frequencies in the passband and rejects undesired frequencies in the stopband.

2. Notch Filter Theory

As shown in Fig. 11-14, a notch filter is made by subtracting the output of a bandpass filter from the original signal. For frequencies in the notch filter's passband, the output of the bandpass filter section approaches zero. Therefore, input E_i is transmitted via adder input resistor R_1 to drive V_o to a value equal to $-E_i$. Thus $V_o = -E_i$ in both lower and upper passbands of the notch filter.

Suppose that the frequency of E_i is adjusted to resonant frequency f_r of the narrow bandpass filter component. *(Note:* f_r of the bandpass sets the notch frequency.) E_i will exit from the bandpass as $-E_i$ and then is inverted by R_1 and R to drive V_o to $+E_i$. However, E_i is transmitted via R_2 to drive V_o to $-E_i$. Thus V_o responds to both inputs of the adder and becomes $V_o = E_i - E_i = 0$ V at f_r.

In practice, V_o approaches zero only at f_r. The depth of the notch depends on how closely the resistors and capacitors are matched in the bandpass filter and judicious fine adjustment of resistor R_1 at the inverting adder's onput. This procedure is explained in Section 11-10.3.




FIGURE 11-14 A notch filter is made by a circuit that subtracts the output of a bandpass filter from the original signal.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Introduction: *Giới thiệu*
- Notch Filter Theory: *Lý thuyết về bộ lọc ngấn*

Translate the sections 1, 2, into Vietnamese - *Bài dịch các phần 1, 2*

BỘ LỌC NGẤN

1. Giới thiệu

Bộ lọc ngấn hoặc bộ lọc khử dải được đặt tên để chỉ hình dạng đặc trưng của đáp tuyến tần số của nó như trong hình 11.13. Các tần số ngoài ý muốn đều suy giảm ở dải trên cùng B. Các tần số mong muốn thì được truyền trong một dải truyền nằm trên một cạnh của ngấn.

Các bộ lọc ngấn thường có một độ lợi truyền dải bằng đơn vị hoặc bằng 0 dB. Phương trình dùng cho Q, B, f_l, f_h và f_r thì giống hệt như những phương trình của bộ lọc truyền dải liên kết. Lý do của điều này sẽ được minh họa trong phần kế tiếp.

2. Lý thuyết về bộ lọc ngấn

Như được minh họa ở hình 11.14, một bộ lọc ngấn được tạo ra bằng cách từ đầu ra của một bộ lọc truyền dải từ tín hiệu gốc. Đối với các tần số trong dải truyền của bộ lọc ngấn, đầu ra của bộ lọc ngấn tiến đến zero. Do đó đầu vào E_i được truyền thông qua điện trở đầu vào của bộ cộng R_1 để vận hành V_o đến một giá trị bằng với - E_i. Như vậy V_o = - E_i trong cả dải truyền thấp và cao bộ lọc ngấn.

Giả sử rằng tần số của E_i được điều chỉnh sang tần số cộng hưởng f_r của thành phần bộ lọc truyền dải. (Lưu ý: f_r của truyền dải sẽ xác lập tần số ngấn.) E_i sẽ thoát từ truyền dải với giá trị - E_i và sau đó được chuyển đổi bởi R_1 và R để vận hành V_o đến + E_i. Tuy nhiên E_i được truyền thông qua R_2 để vận hành V_o đến - E_i. Như thế V_o tương ứng với cả hai đầu vào của bộ cộng và trở thành $V_o = E_i - E_i = 0$ V tại f_r.

Trong thực tế, V_o tiến đến giá trị zero tại f_r. Độ sâu của ngấn phụ thuộc vào cách mà các điện trở và tụ điện được tương kết trong bộ lọc truyền dải và sự tinh chỉnh của điện trở R_1 tại đầu ra của bộ cọng đảo mạch. Thủ tục này được giải thích trong mục 11.10.3.

Topic 10

120-HZ NOTCH FILTER

1. Need for a Notch Filter

In applications where low-level signals must be amplified, there may be present one or more of an assortment of unwanted noise signals. Examples are 50-, 60-, or 400-Hz frequencies from power lines, 120-Hz ripple from full-wave rectifiers, or even higher frequencies from regulated switching-type power supplies or clock oscillators. If both signals and a signal-frequency noise component are passed through a notch filter, only the desired signals will exit from the filter. The noise frequency is "notched out." As an example, let us make a notch filter to eliminate 120-Hz hum.

2. Statement of the Problem

The problem is to make a notch filter with a notch (resonant) frequency of f_r =120 Hz. Let us select a stopband of B = 12 Hz. The gain of the notch filter in the passband will be unity (0 dB) so that the desired signals will be transmitted without attenuations. We use Eq. (11-17) to determine a value for Q that is required by the notch filter:

$$Q = \frac{f_r}{B} = \frac{120}{12} = 10$$

This high value of Q means that (1) the notch and component bandpass filter will have narrow bands with very sharp frequency-response curves, and (2) the bandwidth is es sentially centered on the resonant frequency. Accordingly, this filter

will transmit all frequencies from 0 to (120 - 6) = 114 Hz and all frequencies above (120 + 6) = 126 Hz. The notch filter will stop all frequencies between 114 and 126 Hz.

3. Procedure to Make a Notch Filter

A notch filter is made in two steps:

1. Make a bandpass filter that has the same resonant frequency, bandwidth, and consequently Q as the notch filter.
2. Connect the inverting adder of Fig. 11-15 by selecting equal resistors for R. Usually, $R = 10\ \text{k}\Omega$. (A practical fine-tuning procedure is presented in the next section.)

4. Bandpass Filter Components

The first step in making a 120-Hz notch filter is best illustrated by an example (see Fig. 11-15).

DESIGN EXAMPLE 11-17

Design a bandpass filter with a resonant frequency of f_r = 120 Hz and a bandwidth of 12 Hz so that Q = 10. Thus gain of the bandpass section will be 1 at f_r and approach zero at the output of the notch labeled V_o.

Solution Choose C = 0.33 μF From Eq. (11-18a),

$$R = \frac{0.1591}{BC} = \frac{0.1591}{(12)(0.33 \times 10^{-6})} = 40.2 H\Omega$$

Then the bandpass feedback resistor will be *2R* equals *80.4* kΩ. From Eq. (11-19),

$$R = \frac{R}{2Q^2 - 1} = \frac{40.2\text{k}\Omega}{2(10)^2 - 1} = \frac{40.2\text{k}\Omega}{199} = 201\Omega$$

> This bandpass filter component is built first and f_r is fine-tuned by adjusting R_r (see Section *11-8.2* and Fig. 11-15).

5. Final Assembly

Refer to Fig. 11-15. Simply connect an inverting adder with equal 1 % input and feedback 10-kΩ resistors as shown. The resultant notch filter (from E_i to V_o) exhibits a respectable performance that is an acceptable solution to the problem. The notch depth can be increased by fine trimming R_1 or R_2.




FIGURE 11-15 This two-op-amp notch filter is made from a bandpass filter plus an inverting adder. If C = 0.33 μF, *R = 40.2 kΩ*, and *Rf= 201 Ω*, the notch frequency will be *120* Hz and reject a bandwidth of *12* Hz.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Need for a Notch Filter: *Nhu cầu về một bộ lọc ngấn*
- Statement of the Problem: *Phát biểu bài toán*
- Procedure to Make a Notch Filter: *Thủ tục để tạo nên một bộ lọc ngấn*
- Bandpass Filter Components: *Các thành phần của bộ lọc truyền dải*
- Final Assembly: *Lắp ghép cuối cùng*

Translate the sections 1, 2, 3, 4, 5 into Vietnamese - *Bài dịch các phần 1, 2, 3, 4, 5*

BỘ LỌC NGẤN 120 HZ

1. Nhu cầu về một bộ lọc ngấn

Trong các ứng dụng nơi mà các tín hiệu cấp thấp phải được khuếch đại thì có thể có mặt một hoặc nhiều tín hiệu ồn ngoài ý muốn. Ví dụ các tần số 50, 60 hoặc 400 Hz từ dòng điện, các tần răng cưa 120 Hz từ bộ chỉnh lưu cả chu kỳ hoặc thậm chí các tần số cao hơn từ nguồn điện kiểu đảo mạch điều hòa hoặc từ các bộ dao động đồng hồ. Nếu cả hai tín hiệu và một thành phần tiếng ồn được truyền qua một bộ lọc ngấn, thì chỉ có các tín hiệu mong muốn sẽ thoát khỏi bộ lọc mà thôi. Tần số tiếng ồn bị "loại bỏ". Điều mà chúng ta tạo một bộ lọc ngấn để khử tiếng ồn 120 Hz.

2. Phát biểu bài toán

Bài toán đó là phải tạo ra một bộ lọc ngấn với tần số ngấn (tần số cộng hưởng) f_r = 120 Hz. Chúng ta hãy chọn một dải dừng B = 12 Hz. Độ lợi của bộ lọc ngấn trong dải

truyền sẽ bằng đơn vị (0 dB) để các tín hiệu mong muốn sẽ được truyền mà không bị suy giảm. Chúng ta sử dụng phương trình 11.17 để xác định một giá trị dành cho Q vốn được yêu cầu bởi một bộ lọc ngấn:

$$Q = \frac{fr}{B} = \frac{120}{12} = 10$$

Giá trị cao của Q có nghĩa rằng (1) bộ lọc ngấn và bộ lọc truyền dải thành phần sẽ có các dải hẹp với đường cong đáp tuyến tần số rất nhỏ và (2) băng thông đặc biệt tập trung trên tần số cộng hưởng. Một cách phù hợp, bộ lọc này sẽ truyền tất cả tần số từ 0 cho đến (120 - 6) = 114 Hz và tất cả tần số bên trên (120 + 6) = 126 Hz. Bộ lọc ngấn sẽ dừng tất cả tần số giữa 114 và 126 Hz.

3. Thủ tục để tạo nên một bộ lọc ngấn

Một bộ lọc ngấn được hình thành trong hai bước:

1. *Tạo một bộ lọc truyền dải có tần số cộng hưởng, băng thông và Q chẳng hạn như bộ lọc ngấn.*
2. *Nối kết bộ cọng đảo mạch của hình 11.15 bằng cách chọn các điện trở bằng nhau của R. Thường thì R = 10kΩ (một phương pháp tinh chỉnh trong thực tế được trình bày trong phần kế tiếp.)*

4. Các thành phần của bộ lọc truyền dải

Việc đầu tiên trong việc tạo ra một bộ lọc 120 Hz được minh họa trong một ví dụ (xem hình 11.15)

5. Lắp ghép cuối cùng

Tham khảo hình 11.15. Đơn giản chỉ cần nối kết một bộ cộng đảo mạch với đầu vào tương đương 1% và các điện trở hồi tiếp 10 kΩ như minh họa. Bộ lọc ngấn kết quả (từ E_i cho đến V_o) trình bày một hoạt động vốn là một lời giải có thể chấp nhận cho bài toán. Độ sâu của ngấn có thể được tăng bằng cách tinh chỉnh R_1 hoặc R_2.

Topic 11

SIMULATION OF ACTIVE FILTER CIRCUITS USING PSPICE

We will simulate the performance of three filter circuits using PSpice: a *-40* dB/decade low-pass filter, a *+40* dB/decade high-pass filter, and a wide bandpass filter.

1. Low-Pass Filter

Refer to Fig. 11-4(a) and create the PSpice model of the circuit using a 741 op amp if you are using the evaluation software package. The input voltage source will be VAC and will be set for a 1-V magnitude. We want a plot of V_o versus frequency. To begin, place the following parts in the work area.

Draw => Get New Part

Part	Number	Library
=> uA741	1	eval.slb
=> VAC	1	source.slb
=> VDC	2	source.slb
=> R	4	analog.slb
=> C	2	analog.slb
=> GLOBAL	4	port.slb
=> AGND	5	port.slb

Note: We are using VAC as the input source instead of VSIN as we have in previous chapters. The VAC symbol requires only that magnitude and phase be set. The frequency range will be set in the Analysis Setup menu. Arrange the parts as

shown in Fig. 11-4(a). Change the attributes of the parts to those values given in Example 11-4. Set up the VAC sine wave attributes by double-clicking the symbol; in the pop-up window change phase and magnitude.

ACPHASE => 0 => Save Attr

ACMAG = > 1 V = > Save Attr = > Change Display => Both name and value

Double-click on the lead from the output terminal of the op amp and label it Vo (see Fig. 11-16). To obtain a plot of V_o versus frequency, we must initialize the AC Sweep menu.

Analysis = > Setup = > Enable AC Sweep

Open AC Sweep => Decade

=> Pts/Decade => 10

= > Start Freq = > lOHz

= > End Freq = > l0kHz

Save the circuit as a file with the .SCH extension. Run the simulation

Analysis = > Simulate

In the Probe window, we need to select both Plot and Trace options from the menu bar.

Plot = > Y Axis Settings = > Scale = > Log

Trace => Add => V[Vo]

Label the plots and obtain a printout as shown in Fig. 11-17.




FIGURE 11-16 PSpice model of Fig. 11-4(a).




FIGURE 11-17 Frequency-response plot of a low-pass filter.

2. High-Pass Filter

The procedure for modeling and simulating a high-pass filter is similar to that for the lowpass filter previously described. Refer to Fig. 11-8(a) and create the PSpice model of the circuit using a 741 op amp. The input voltage source will be VAC and will be set for a 1-V magnitude. Obtain a plot of V_o versus frequency. To begin, place the following parts in the work area.

Draw => Get New Part

Part	Number	Library
=> uA741	1	eval.slb
=> VAC	1	source.slb
=> VDC	2	source.slb
=> R	4	analog.slb
=> C	2	analog.slb
=> GLOBAL	4	port.slb
=> AGND	5	port.slb

As previously mentioned we are using VAC as the input source instead of VSIN so that we may vary frequency through a range, because the VAC symbol requires only magnitude and phase to be set. The frequency range is set in the Analysis Setup menu. Arrange the parts as shown in Fig. 11-8(a). Change the attributes of the parts to those values given in Example 11-8. Set up the VAC sine wave attributes by double-clicking the symbol; in the pop-up window change phase and magnitude.

ACPHASE = > 0 = > _Save Attr

ACMAG = > 1 V = > Save Attr = > Change Display => Both name and value

Double-click on the lead from the output terminal of the op

amp and label it V_o (see Fig. 11-18). To obtain a plot of V_o versus frequency, we must initialize the AC Sweep menu.

Analysis => Setup => Enable AC Sweep

Open AC Sweep => Decade

= > Pts/Decade = > 10

=> Start Freq => 100Hz

=> End Freq => 100kHz

Save the circuit as a file with the .SCH extension. Run the simulation

Analysis = > Simulate

In the Probe window, we need to select both Plot and Trace options from the menu bar.

Plot = > Y Axis Settings = > Scale = > Log

Trace => Add => V[V_o]

Label the plots and obtain a printout as shown in Fig. 11-19.




FIGURE 11-18 PSpice model of Fig. 11-8(a).




FIGURE 11-19 Frequency response of a high-pass filter.

3. Bandpass Filter

In this section, we want to model and simulate the bandpass filter shown in Fig. 11-11. This circuit is a wide bandpass filter designed by cascading a -40 dB/decade low-pass filter with a +40 dB/decade high-pass filter. Since we have already created both of these circuits in PSpice, we will create the model of the bandpass filter by copying the circuit of Fig. 11-16 and Fig. 11-18 onto a new work area, deleting some parts, changing the at tributes of other parts, and saving the schematic as a new file. The model for the bandpass filter is shown in Fag. 11-20. The Analysis Setup menu has to be set as in the previous two designs. A printout from the Probe window is shown in Fig. 11-21.




FIGURE 11-20 PSpice model of Fig. 11-11.




FIGURE 11-21 Frequency response of wide bandpass filter.

COMPREHENSION - ĐỌC HIỂU

Words and phrases - *Từ và cụm từ*

- Low-Pass Filter: *Bộ lọc truyền thấp*
- High-Pass Filter: *Bộ lọc truyền cao*
- Bandpass Filter: *Bộ lọc thông dải (bộ lọc truyền dải)*

Translate the sections 1, 2, 3, into Vietnamese - *Bài dịch các phần 1, 2, 3*

MÔ PHỎNG HOẠT ĐỘNG CÁC MẠCH BỘ LỌC BẰNG CÁCH SỬ DỤNG PSPICE

Chúng ta sẽ mô phỏng hoạt động của ba mạch bộ lọc bằng cách sử dụng PSpice: một bộ lọc truyền thấp - 40 dB/decade, một bộ lọc truyền cao + 40 dB/decade và một bộ lọc truyền dải rộng.

1. Bộ lọc truyền thấp

Tham khảo hình 11.4a và tạo mô hình PSpice của mạch bằng cách sử dụng op amp 741 nếu bạn sử dụng gói phần mềm lượng giá. Phần điện áp đầu vào sẽ là VAC và sẽ được xác lập ứng với độ lớn bằng 1 V. Ta muốn vẽ đồ thị của V_o biến thiên theo tần số. Để bắt đầu, hãy đặt các phần sau đây vào vùng làm việc.

Lưu ý: *Chúng ta đang sử dụng VAC làm nguồn vào thay vì VSIN như đã khảo sát ở các chương trước đây. Ký hiệu VAC chỉ yêu cầu rằng độ lớn pha sẽ được xác lập. Miền tần số sẽ được xác lập trong menu Analysis Setup. Sắp xếp các phần như minh họa trong hình 11.4a. Thay đổi thuộc tính của các phần sang các giá trị được cho trong ví dụ*

11.4. Xác lập các thuộc tính dạng sóng hình sin VAC bằng cách nhấp đúp lên ký hiệu; trong cửa sổ bật ra hãy thay đổi pha và độ lớn.

ACPHASE => 0 => Save Attr

ACMAG => 1V => Save Attr => Change Display => Both name and value

Nhấp đúp lên dây dẫn từ cực đầu ra của op amp và ký hiệu nó là V_o (xem hình 11.16). Để tìm đồ thị của V_o biến thiên theo tần số, chúng ta phải khởi tạo menu AC Sweep.

Analysis => Setup => Enable AC Sweep

Open AC Sweep => Decade

=> Pts/Decade => 10

=> Start Freq => 10Hz

=> End Freq => 10kHz

Hãy lưu mạch dưới dạng một file với phần mở rộng là .SCH. Hãy chạy chương trình mô phỏng.

Analysis => Simulate

Cửa sổ Probe chúng ta cần chọn cả hai tùy chọn Plot and Trace từ thanh menu.

Plot => Y Axis Settings => Scale => Log

Trace => Add => V[Vo]

Ký hiệu đồ thị và tìm printout như minh họa trong hình 11.17.

2. Bộ lọc truyền cao

Thủ tục để tạo mô hình và mô phỏng bộ lọc truyền cao thì tương tự như thủ tục dành cho bộ bọc truyền thấp như đã trình bày trước đây. Hãy tham khảo hình 11.8a và tạo nên mô hình PSpice của mạch bằng cách sử dụng op amp 741. Nguồn điện áp đầu vào sẽ là VAC và sẽ được xác lập ứng

với độ lớn bằng 1 V. Tìm đồ thị V_o biến thiên theo tần số. Để bắt đầu, hãy đặt các phần sau đây vào vùng làm việc.

Draw => Get New Part

Như đã đề cập trước đây, chúng ta sử dụng VAC làm nguồn đầu vào thay vì VSIN để chúng ta có thể thay đổi tần số thông qua một miền, bởi vì ký hiệu VAC chỉ yêu cầu độ lớn và pha sẽ được xác lập cho nên miền tần số được xác lập trong menu Analysis Setup. Sắp xếp các thành phần như minh họa trong hình 11.8a. Thay đổi thuộc tính của các thành phần sang các giá trị được cho trong ví dụ 11.8. Xác lập các thuộc tính của dạng sóng hình sin VAC bằng cách nhấp đúp lên ký hiệu; trong cửa sổ bật lên, hãy thay đổi pha và độ lớn.

ACPHASE => 0 => Save Attr

ACMG => 1V => Save Attr => Change Display => Both name and value

Nhấp đúp lền đầu dây từ cực ra của op amp và ký hiệu nó là V_o (xem hình 11.18). Để vẽ đồ thị của V_o biến thiên theo tần số, ta phải khởi tạo menu AC Sweep.

Analysis => Setup => Enable AC Sweep

Open AC Sweep => Decade

=> Pts / Decade => 1-

=> Start Freq => 100Hz

=> End Freq => 100kHz

Lưu mạch dưới dạng một file với phần mở rộng là .SCH. Hãy chạy chương trình mô phỏng.

Analysis => Simluate

Trong cửa sổ Probe, chúng ta cần chọn cả hai tùy chọn Plot và Trace từ thanh menu.

Plot => Y Axis Settings => Scale => Log

Trace => Add => V[Vo]

Ký hiệu đồ thị rồi tìm printout như minh họa ở hình 11.19.

3. Bộ lọc thông dải (bộ lọc truyền dải)

Trong phần này, chúng ta muốn tạo mô hình và mô phỏng bộ lọc thông dải như minh họa trong hình 11.11. Mạch này là một bộ lọc thông dải rộng được thiết kế bằng cách xếp chồng một bộ lọc thông dải thấp - 40 dB/decade với một bộ lọc thông dải cao + 40 dB/decade. Bởi vì chúng ta đã tạo ra cả hai mạch này trong PSpice, cho nên chúng ta sẽ tạo mô hình của bộ lọc thông dải bằng cách sao chép mạch của hình 11.16 và hình 11.18 vào một vùng làm việc mới, loại bỏ một vài thành phần, thay đổi thuộc tính của các thành phần khác và lưu sơ đồ dưới dạng một file mới. Mô hình của bộ lọc thông dải như minh họa ở hình 11.20. menu Analysis Setup sẽ được xác lập như trong hai bản thiết kế trước đây. Kết quả từ cửa sổ Probe được minh họa trong hình 11.21.

PROBLEMS

11-1. List the four types of filters.

11-2. What type of filter has a constant output voltage from dc up to the cutoff frequency?

11-3. What is a filter called that passes a band of frequencies while attenuating all frequencies outside the band?

11-4. In Fig. 11-2(a), if R = 100 kΩ and C = 0.02 μF, what is the cutoff frequency?

11-5. The low-pass filter of Fig. 11-2(a) is to be designed for a cutoff frequency of 4.5 kHz. If C = 0.005 μF, calculate R.

11-6. Calculate the cutoff frequency for each value of C in Fig. P11-6.




FIGURE P11-6

11-7. What are the two characteristics of a Butterworth filter?

11-8. Design a -40-dB/decade low-pass filter at a cutoff frequency of 10 krad/s. Let $C_1 = 0.02\ \mu F$.

11-9. In Fig. 11-4(a), if $R_1 = R_2 = 10\ k\Omega$, $C_1 = 0.01\ /\mu F$, and $C_2 = 0.002\ /\mu F$, calculate the cutoff frequency f_c

11-10. Calculate (a) R_3, (b) R_1, and (c) R_2 in Fig. 11-5(a) for a cutoff frequency of 10 krad/s. Let $C_3 = 0.005\ \mu F$.

11-11. If $R_1 = R_2 = R_3 = 20\ k\Omega$, $C_1 = 0.002\ \mu F$, $C_2 = 0.008\ \mu F$, and $C_3 = 0.004\ \mu F$ in Fig. 115(a), determine the cutoff frequency ω_c,

11-12. In Fig. 11-5(a), $C_1 = 0.01\ \mu F$, $C_2 = 0.04\ \mu F$, and $C_3 = 0.02\ \mu F$. Calculate R for a cutoff frequency of 1 kHz.

11-13. Calculate R in Fig. 11-7(a) if $C = 0.04\ \mu F$ and $f_c = 500$ Hz.

11-14. In Fig. 11-7(a) calculate (a) ω_c, and (b) f_c if $R = 10k\,\Omega$ and $C = 0.01\ \mu F$

11-15. Design a 40-dB/decade high-pass filter for m, = 5 krad/s. $C_1 = C_2 = 0.02\ \mu F$.

11-16. Calculate (a) R_1 and (b) R_2 in Fig. 11-8(a) for a cutoff frequency of 40 krad/s. $C_1 = C_2 = 250$ pE

11-17. For Fig. 11-9(a), let $C_1 = C_2 = C_3 = 0.05\ \mu F$ Determine (a) R_3, (b) R_1, and (c) R_2 for a cutoff frequency of 500 Hz.

11-18. The circuit of Fig. 11-9(a) is designed with the values $C_1 = C_2 = C_3 = 400$ pF, $R_1 = 100\ k\Omega$, $R_2 = 25\ k\Omega$, and $R_3 = 50\ k\Omega$. Calculate the cutoff frequency f_c.

11-19. Find the (a) bandwidth, (b) resonant frequency, and (c) quality factor of a bandpass filter with lower and upper cutoff frequencies of 55 and 65 Hz.

11-20. A bandpass filter has a resonant frequency of 1000 Hz and a bandwidth of 2500 Hz. Find the lower and upper cutoff frequencies.

11-21. Use the capacitor and resistor values of the high-pass filter in Fig. 11-11 to prove $f_c = 3000$ Hz.

11-22. Use the capacitor and resistor values of the high-pass filter in Fig. 11-11 to prove that $f_c = 300$ Hz.

11-23. Find Q for the bandpass filter of Fig. 11-11.

11-24. Design a narrow bandpass filter using one op amp. The resonant frequency is 128 Hz and Q = 1.5. Select C = 0.1 μF in Fig. 10-12.

11-25. (a) How would you convert the bandpass filter of Problem 11-24 into a notch filter with the same resonant frequency and Q? (b) Calculate f_l and f_h for the notch filter.